兰州交通大学毕业设计（论文） 图4.3 欧姆节点
每个电路都有自己的输入，因此反相器也需要绘制一个输入节点。其步骤是先绘制一个多晶硅接触孔以连接两个MOS栅极引出的多晶硅导线与金属；然后绘制多晶硅层以连接多晶硅导线；之后绘制金属1层连接多晶硅层；再绘制Via与金属2以连接金属1；最后绘制作为输入的金属2导线。绘制出的整个输入节点组件如图4.4。
图4.4 输入节点组件
用这样的方法最后绘制出的反相器的版图就如图4.5所示。图中，按照设计规则，途中的尺寸都为最小尺寸。其中电源线宽度为；P型扩散区宽度为12?，长度为26?；N型扩散区宽度为8?，长度24?；PMOS有源区宽8?，长22?；NMOS有源区宽4?，长22?。有源区宽度也就是晶体管的宽度。
图4.5 整个CMOS反相器的版图
整个反相器版图的绘制到这里就完成了。下一步将进行DRC检查，以检查版图在绘制时是否有同设计规则不符的地方。图4.6为DRC检查结果。
图4.6 反相器的DRC检查结果
（3）异或门版图的绘制
与制作反相器的版图绘制的操作步骤基本相同，本文在此不在做详细说明。由图3.5
28
兰州交通大学毕业设计（论文） （b）异或门晶体管电路可绘制出异或门的版图，如图4.7（a）（b）异或门版图及DRC检查结果。
图4.7(b) 异或门晶体管电路版图 图4.7（c） 异或门的DRC检查结果
（4）与或门版图的绘制
与制作反相器的版图绘制的操作步骤基本相同，本文在此不在做详细说明。由图3.6（b）与或门晶体管电路可再次绘制出与或门的版图，如图4.8（a）（b）与或门版图及DRC检查结果。
图4.8(a) 与或门晶体管电路版图 图4.8（b） 反相器的DRC检查结果
（5）2位超前进位加法器版图的绘制
依次将电路图中的每个元器件用反相器、与或门和异或门的版图进行替换，可以得到2位超前进位加法器的版图设计，如图4.9（a）所示。DRC检查结果，如图4.9（b）。
29
兰州交通大学毕业设计（论文） 图4.9（a） 2位超前进位加法器的晶体管电路版图 图4.9（b）2位超前进位加法器DRC检查结果
与2位超前进位加法器门级电路的仿真步骤，对2位超前进位加法器版图设计生成的SPC文件进行设置，如图4.11。然后进行仿真，如图4.12、图4.13。
图4.12 2位超前进位加法器版图仿真结果（1）
30
兰州交通大学毕业设计（论文） 图4.12 2位超前进位加法器版图仿真结果（2）
通过对仿真波形图输入、输出进行分析，可以制得表4.2：
表4.2 2为超前进位加法器的版图仿真分析表
TIME 0-30ns 30-60ns 60-90ns 90-120ns 120-150ns 150-180ns 180-210ns 210-240ns 240-270ns 270-300ns 300-330ns 330-360ns 360-390ns A0 B0 C0 A1 B1 S0 S1 C1 0 1 1 0 0 0 1 0 1 1 0 1 0 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0 1 0 1 1 1 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 0 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 1 1 0 1 综合图4.11、图4.12与图表4.1，可以得到对2为超前进位加法器生成的SPC文件进行仿真结果满足2为超前进位加法器的逻辑功能要求，证明了2为超前进位加法器的版图符合逻辑要求，达到了设计目的。
31
兰州交通大学毕业设计（论文）
32