VHDL设计FPGA数字系统：电子万年历
校日工作模式，观察到日计数器计数至28时，再继续输入脉冲，日计数器重新从1开始计数；若选择年份为闰年且将月计数器校为2月份，再通过K1、K2、K3按键进入校日工作模式，观察到日计数器计数至29时，再继续输入脉冲，日计数器重新从1开始计数，符合设计要求，设计正确、可行且具有一定的实用性。 以下为电子万年历成果的诸多展示图片 当数码管显示时间时，如图4.23
图4.23 时间显示图片
当数码管显示年月日时，如图4.24，且LED8亮起，如图4.25
图4.24 年月日显示图片
图4.25 LED8亮起图片
4.5本章小结
本章具体介绍了各个模块的功能和实现途径，并同时展示了每个模块的器件生成图和仿真图，管脚图，更具体的展示了试验箱上的实际图片。
30
VHDL设计FPGA数字系统：电子万年历
第5章 总结
本次电子万年历的设计通过VHDL语言编程，在QuartusII环境下开发，下载至目标芯片FPGA上，在 ZY11EDA13BE实验系统中硬件实现。通过设计，深入学习了EDA有关知识，了解了FPGA的应用。
本次设计比较成功，完成了万年历的基本设计要求。但也遇到了如下问题。 （1）在原本的设计思路中，是想通过按键K1达到模式切换功能，由K2按键输入校准模块的时钟脉冲信号，但是因为实验箱不稳定无法准确切换到想要的模式，以及准确的累加1，便将校时模式切换由三个按键K1K2K3控制，显示模式切换由两个按键K4K5控制。
（2）为了对年计数器校准时更加快捷简便，将年份模块分为了年低位和年高位两个模块，调整年份时，可同时调整高位和低位，可以更快的调整年份。
（3）为了解决时间调整时，出现人为错误的问题，将各个计数器都加上了清零端，如果调时出现错误，可以清零后重新调整。
31
VHDL设计FPGA数字系统：电子万年历
参考文献
[1]侯伯亨，刘凯，顾新.VHDL硬件描述语言与数字逻辑电路设计[M].2009年8月第3版.西安电子科技大学出版社.
[2]周润景，苏良碧.基于Quartus II的数字系统Verilog HDL设计实例详解[M].2010年5月第1版.北京电子工业出版社:31-82.
[3]李云，侯传教，冯永浩.VHDL电路设计实用教程[M].2009年3月第1版.北京机械工业出版社.
[4]陈雪松，滕立中.VHDL入门与应用[M].2000年12月第1版.北京人民邮电出版社. [5]潘松，黄继业.EDA技术使用教程-VHDL版[M].2010年6月第4版.北京科学出版社. [6]谭会生，张昌凡.EDA技术及应用.西安：西安电子科技大学出版社，2001 [7]蒋璇，臧春华.数字系统设计与PLD应用技术.北京：电子工业出版社，2001 [8]陈赜，朱如琪.在系统可编程技术实践教程.北京：科学出版社，2001
[9]黄正槿，徐坚等.CPLD系统设计技术入门与应用.北京：电子工业出版社，2002
[10]张昌凡，龙永红，彭涛.可编程逻辑器件及VHDL设计技术.广州：华南工学院出版社，2001 [11]卢杰，赖毅.VHDL与数字电路设计.北京：科学出版社，2001
[12] 吴迪，杨梅，严飞．EDA与数字系统实验教程[M]．大连：大连海事大学出版社，2011．
32
VHDL设计FPGA数字系统：电子万年历
致 谢
历时将近两个月的时间终于将这篇论文写完，在论文的写作过程中遇到了无数的困难和障碍，都在同学和老师的帮助下度过了。尤其要强烈感谢我的论文指导老师—严飞老师，她对我进行了无私的指导和帮助，不厌其烦的帮助进行论文的修改和改进。
另外，在校图书馆查找资料的时候，图书馆的老师也给我提供了很多方面的支持与帮助。在此向帮助和指导过我的各位老师表示最中心的感谢！感谢这篇论文所涉及到的各位学者。本文引用了数位学者的研究文献，如果没有各位学者的研究成果的帮助和启发，我将很难完成本篇论文的写作。
感谢我的同学和朋友，在我写论文的过程中给予我了很多素材，还在论文的撰写和排版灯过程中提供热情的帮助。
由于我的学术水平有限，所写论文难免有不足之处，恳请各位老师和学友批评和指正！
33