实验13 数字频率合成实验 一、实验目的
1．加深对基本锁相环工作原理的理解；
2．熟悉锁相式数字频率合成器的电路组成与工作原理。 二、实验仪器
1．数字频率合成模块，位号：B 2．时钟与基带数据发生模块，位号：G 3．100M 双踪示波器1 台 三、实验原理
1．锁相环的构成及工作原理
（1）锁相环的基本组成图13-1 是锁相环的基本组成方框图，它主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成。
① 压控振荡器（VCO）
VCO 是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO 上的电压。所谓压控振荡器就是振荡频率受输入电压控制的振荡器。
② 鉴相器（PD）
PD 是一个相位比较器，用来检测输出信号0 V （t）与输入信号i V （t）之间的相位差?(t)，并把?(t)转化为电压V (t) d 输出，V (t) d 称为误差电压，通常V (t) d 作为一直流分量或一低频交流量。 ③ 环路滤波器（LF）
LF 作为一低通滤波电路，其作用是滤除因 PD的非线性而在V (t) d 中产
生的无用组合频率分量及干扰，产生一个只反映?(t)大小的控制信号V (t) C 。 4046 锁相环芯片包含鉴相器（相位比较器）和压控振荡器两部分，而环路滤波器由外接阻容元件构成。 （2）锁相环锁相原理
锁相环是一种以消除频率误差为目的反馈控制电路，它的基本原理是利用相位误差电压去消除频率误差。按照反馈控制原理，如果由于某种原因使VCO 的频率发生变化使得与输入频率不相等，这必将使V (t) O 与V (t) i的相位差?(t)发生变化，该相位差经过PD 转换成误差电压V (t) d 。此误差电压经过 LF滤波后得到V (t) c ，由V (t) c 去改变VCO 的振荡频率，使其趋近于输入信号的频率，最后达到相等。环路达到最后的这种状态就称为锁定状态。当然由于控制信号正比于相位差，即V (t) d 正比于?（t），因此在锁定状态，?（t）不可能为零，换言之，在锁定状态V (t) O 与V (t) i仍存在相位差。虽然有剩余相位误差存大，但频率误差可以降低到零，因此环路锁定时，压控振荡器输出频率O F 与外加基准频率（输入信号频率）i F 相等，即压控振荡器的频率被锁定在外来参考频率上。
3．数字频率合成器的基本工作原理
频率合成技术是现代通信对频率源的频率稳定度与准确度，频谱纯度及频带利用率提出越来越高的要求的产物。它能够利用一个高稳标准频率源（如晶体振荡器）合成出大量具有同样性能的离散频率。
直接式锁相频率合成器构成如图13-2 所示。图中fR为高稳定的参考脉冲信号（如晶体振荡器输出的信号），压控振荡器（VCO）输出经N 次分频后得到频率为fN的脉冲信号。fR和fN在鉴相器（PD）进行比较，当环路处于锁定状态时，则：
数字锁相环频率合成器原理图如图13-3，35U02（4046）锁相环的功能框图如图13-4 所示， 35U02（MC14522）、35U03（MS14522）构成二级可预置分频器，35U02.35U03 分别对应着总分频比N 的十位、个位分频器。模块上的两个4 位红色拨动开关35SW01.35SW02 分别控制十位数、个位数的分频比，它们以8421BCD 码形式输入。拨动开关往上拨为“1”，往下拨为“0”。使用时按所需分频比N 预置好35SW01.35SW02 的输入数据，例如N=7 时，35SW01 置“0000”，35W02 置“0111”；N=17 时，35SW01 置“0001”，35SW02 置“0111”。但是应当
注意，当35SW02 置“1111”时，个位分频比N1=15，如果35SW01 置“0001”时，此时的总分频比为N=25。因此为了计算方便，建议个位分频比的预置不要超过9。
当程序分频器的分频比N 置成1，也就是把35SW01 置“0000”，35SW02 置成“0001” 状态。这时，该电路就是一个基本锁相环电路。当二级程序分频器的N 值可由外部输入进行编程控制时，该电路就是一个锁相式数字频率合成器电路。
外引线排列管脚功能简要介绍:
第1 引脚（PDO3）：相位比较器2 输出的相位差信号，为上升沿控制逻辑。 第2 引脚（PDO1）：相位比较器1 输出的相位差信号，它采用异或门结构，即鉴相特性为PDO1=PDI1?PDI2
第3 引脚（PDI2）：相位比较器输入信号，通常PD 为来自VCO 的参考信号。 第4 引脚（VCOO）：压控振荡器的输出信号。
第5 引脚（INH）：控制信号输入，若INH 为低电平，则允许VCO 工作和源极跟随器输出：若INH 为高电平，则相反，电路将处于功耗状态。
第6 引脚（CI）：与第7 引脚之间接一电容，以控制VCO 的振荡频率。 第7 引脚（CI）：与第6 引脚之间接一电容，以控制VCO 的振荡频率。 第8 引脚（GND）：接地。
第9 引脚（VCOI）：压控振荡器的输入信号。
第10 引脚（SFO）：源极跟随器输出。
第11 引脚（R1）：外接电阻至地，分别控制VCO 的最高和最低振荡频率。 第12 引脚（R2）：外接电阻至地，分别控制VCO 的最高和最低振荡频率。 第13 引脚（PDO2）：相位比较器输出的三态相位差信号，它采用PDI1.PDI2 上升沿控制逻辑。
第14引脚（PDI1）：相位比较器输入信号，PDI1输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。
第15引脚（VI ）：内部独立的齐纳稳压二极管负极，其稳压值V≈5～8V，若与TTL电路匹配时，可以用来作为辅助电源用。
第16引脚（VDD ）：正电源，通常选+5V，或+10V，+15V。 四、各测量点及可调元件的作用
35SW01：分频比的十位数设置开关，以8421 BCD码形式输入。 35SW02：分频比的个位数设置开关，以8421 BCD码形式输入。 35P01：VCO输入参考信号铆孔，即相位比较器输入信号。 35TP01：相位比较器输入信号，通常PD为来自VCO的参考信号。 35P02：VCO压控振荡器的输出信号铆孔。 五、实验内容及步骤 1．插入有关实验模块
在关闭系统电源的情况下，按照下表放置实验模块： 模块名称 时钟与基带数据发生模块 数字频率合成模块 放置位号 G E 对应位号可见底板右上角的“实验模块位置分布表”，注意模块插头与底板插座的防呆口一致。 2．信号线连接
使用专用导线按照下表进行信号线连接： 源端 目的端 连线作用 将10K的基准时钟信号送入数字频率合成输入端； P09（底板） 35P01（E） 4． 加电