频率高出许多倍，因此∑--△转换器又称为过抽样转换器A/D。这一技术的优点:分辨率可高达24位，比积分型及压频变换型ADC的转换速率高，可实现低价格、高分辨率的数据采集。缺点:当高速转换时，需要高阶调制器，在转换速率相同的条件下，比积分型和逐次逼近型ADC的功耗高。
6、流水线型ADC
流水线型ADC (pipeline)又称为子区式ADC，它由若干级级联电路组成，每一级包括一个采样/保持放大器、一个低分辨率的ADC和DAC以及一个求和电路，其中求和电路还包括可提供增益的级间放大器。快速精确的n位转换器分成两段以上的子区(流水线)来完成。流水线ADC不但简化了电路设计，还具有如下优点:每一级的冗余位优化了重叠误差的纠正，具有良好的线性和低失调性；每一级具有独立的采样/保持放大器，前一级电路的采样/保持可以释放出来用于处理下一次采样，因此允许流水线各级同时对多个采样进行处理，从而提高了信号的处理速度，多级转换提高了ADC的分辨率。由此可见这种类型的ADC不仅转换速度较高，而且分辨率也比较高[5]。 2.6.2 模数转换器的主要参数
无论我们选择那种A/D转换器，都必须考虑以下几个主要性能指标: 1、分辨率(resolution):
分辨率表示A/D转换器输出数字量变化一个相邻数码，所需输入模拟电压的变化量。其值定义为满刻度电压与2N之比，其中N为ADC的位数。例如设A/D转换器的位数为n，满量程电压为FSR，则A/D转换器的分辨率定义为:分辨率=FSR/2N。另外可以用百分数来表示分辨率，此时的分辨率成为相对分辨率。公式为: 相对分辨率=分辨率/FSR·100%。例如一个满量程电压为10V的12位A/D转换器，能够分辨模拟输入电压变化的最小值为2.44mV，相对分辨率为:0.0244%.
2、量程:量程就是指转换器所能转换模拟信号的电压范围。 3、绝对误差：
绝对误差定义为对应于输出数码的实际模拟输入电压与理想模拟输入电压之差。绝对误差一般在±1/2LSB范围内。绝对误差包括增益误差、偏移误差、非线性误差，也包括量化误差。
4、量化误差:
量化误差是由ADC的有限分辨率引起的误差。在ADC的转移特性曲线中，不计其它误差的情况下，一个分辨率有限的ADC的阶梯状转移特性曲线与具有无限分辨率的ADC转移特性曲线最大偏差，称之为量化误差。
5、偏移误差:
偏移误差是指最低有效位为“1”状态时的实际输入电压与理论输入电压之差，这一差值电压称作偏移电压，一般以满量程电压值的百分数表示。
6、转换速率:
转换速率是指能够重复进行数据转换的速度，即每秒钟转换的次数。[11] 本系统中，A/D转换器选用了AD9221。 AD9221是一种低功耗、12位分辨率、1.5M最高转换速率的A/D转换器。该转换器内部包含有12位的量化器、宽带采样保持电路、可编程电压基准源，采用单电源+5V供电，可以根据用户配置，信号以单端方式输入或是以差分方式输入。输出为并行接口，兼容TTL电平。由图2.5可以看出，AD9220属于子区式模/数转换器结构，并且采用了数字校正技术，AD公司称之为多级差分管线结构(Multistage differential pipeline architecture)。由于采用了这样的结构，AD9220可以在1.5Msps时提供11.3为有效位数(ENOBS)，信号/(噪声+失真)比为70dB[6]。
图2.7 AD9221内部结构图
2.6.3 AD9221在系统中的应用
模拟信号从数据输入端VINA输入，经过模数转换，输出12位的数字信号。 图2.6为AD9221的通用接法。图中AIN是经调整过的模拟信号，AD9221采用单通道输入，信号从VINA端输入。AD9221的时钟端CLK由FPGA控制提供。
图2.8 AD9221在系统中的应用
2.7 中心控制模块的设计
中心控制模块由FPGA及其外围电路组成，主要用来对整个电路的时钟信号进行控制，保证数据的正确存入与读出。其结构框图如图2.7所示
晶 振 F P G A EPROM FPGA 供电
图2.9 中心控制模块的结构框图
现场可编程门阵列（FPGA）是近十年加入到用户可编程技术行列中的器件。它由逻辑功能块排列成阵列组成，并由可编程的内部连线连接这些逻辑功能块来实现不同的设计，可编程门阵列在器件的选择和内部的互连上提供了更大的自由度。FPGA 可以达到比PLD 更高的集成度，但具有更复杂的布线结构和逻辑实现。PLD 与FPGA 之间的主要差别是PLD 通过修改具有固定内连电路的逻辑功能来进行编程，而FPGA 是通过修改一根或多根分隔宏单元的基本功能块的内连线的布线来进行编程。因此，FPGA 既有门阵列的高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性，而且它更接近PCB 的设计模式。采用FPGA 的优点是：在实现系统小型化、集成化和高可靠性的同时，减少了风险，降低了成本，缩短了周期[7]。
FPGA 的开发可以用硬件描述语言（HDL）编程，然后在开发平台上进行验证，最后由EDA 工具自动实现设计；也可以在开发平台中用原理图的设计方式，像PCB 设计方式一样的设计FPGA 芯片中的硬件电路。
本设计中，采用Xilinx 公司生产的Spartan XCS05系列的芯片XC2S50作为CPU，XC18V01_PC20 作为EPROM，TPS70358作为供电芯片，详细介绍见第三章。
2.8 存储器模块的设计
FLASH MEMORY（闪速存储器）是一类非易失性存储器NVM（Non Volatile Memory） 即使在供电电源关闭后仍能保持片内信息；而诸如DRAM、SRAM 这类易失性存储器，当供电电源关闭时片内信息随即丢失。FLASH MEMORY集其它类非易失性存储器的特点：与EPROM相比较，闪速存储器具有明显的优势—在系统电可擦除和可重复编程而不需要特殊的高电压（某些第一代闪速存储器也要求高电压来完成擦除或编程操作）；与EEPROM相比较，闪速存储器具有成本低密度大的特点。其独特的性能使其广泛的运用与各个领域，包括嵌入式系统，如PC及外设、电信交换机、蜂窝电话、网络互连设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理（PDA）[8]。
本系统采用存储芯片K9F1G08来进行数据的存储。K9F1G08是一种容量为128M×8Bit的FLASH存储器，采用NAND闪存技术工艺完成。具有不挥发、低功耗、擦写速度快等特点，并且在掉电后信息不丢失，采用单电源3.3V供电。 2.8.1 FLASH MEMORY 的分类及比较
在1984年，东芝公司的发明人Fujio Masuoka 首先提出了快速闪存存储器(此处简称闪存)的概念。与传统电脑内存不同，闪存的特点是非易失性(也就是所存储的数据在主机掉电后不会丢失)，其记录速度也非常快。目前市场上的flash从结构上大体可以分为AND、NAND、NOR等几种。
Intel是世界上第一个生产闪存并将其投放市场的公司。1988年，公司推出了一款256K bit闪存芯片。它如同鞋盒一样大小，并被内嵌于一个录音机里。后来，Intel发明的这类闪存被统称为NOR闪存。它结合EPROM(可擦除可编程只读存储器)和EEPROM(电可擦除可编程只读存储器)两项技术，并拥有一个SRAM
接口。
第二种闪存称为NAND闪存。它由日立公司于1989年研制，并被认为是NOR闪存的理想替代者。NAND闪存的写周期比NOR闪存短十倍，它的保存与删除处理的速度也相对较快。NAND的存储单元只有NOR的一半，在更小的存储空间中NAND获得了更好的性能。鉴于NAND出色的表现，它常常被应用于诸如CompactFlash、SmartMedia、 SD、 MMC、 XD、 and PC cards、USB sticks等存储卡上。二十多年的发展过程中，Flash Memory技术经过了多次变革和发展。但其变化的总体趋势一直都是：存储容量越来越大、数据读写速度越来越快、性能价格比越来越高。
第三种是AND 闪存。AND 技术是Hitachi 公司的专利技术。Hitachi和 Mitsubishi共同支持AND技术的FLASH MEMORY。AND技术与NAND 一样采用“大多数完好的存储器”概念，目前，在数据和文档存储领域中是另一种占重要地位的闪速存储器技术。该公司生产的芯片尺寸更小、存储容量更大、功耗更低，一般用于智能电话、个人数字助理、掌上电脑、数字相机、便携式摄像机、便携式音乐播放机等。
NOR结构的特点为相对电压低、随机读取快、功耗低、稳定性高，而NAND和AND的特点为容量大、回写速度快、芯片面积小，且可在芯片内执行（XIP，eXecute In Place），这样应该程序可以直接在flash内存内运行，不必再把代码读到系统RAM中。现在，NOR和NAND FLASH的应用最为广泛，在CompactFlash、Secure Digital、PC Cards、MMC存储卡以及USB闪盘存储器市场都占用较大的份额。
NAND结构能提供极高的单元密度，并且写入和擦除的速度也很快，是高数据存储密度的最佳选择。
NOR和NAND两种结构性能上的异同步如下：
● NOR
的读速度比NAND稍快一些。 的写入速度比NOR快很多。 的擦除速度远比NOR快。
的擦除单元更小，相应的擦除电路也更加简单。
闪存中每个块的最大擦写次数量约万次，而NOR的擦写次数是十万
● NAND● NAND● NAND● NAND