VDD4V2191076543219107ENTENPRCO15107ENTENPRCO15~CLR~LOADENTENPDCBA~CLR~LOADCLKCLK74HC160N_4VRCOU5U374HC160N_4VU2CQDQCQBQA11121314QDQCQBQADCBA65431511121314QDQCQBQAU4A 时计数器是二十四进制计数单元，时个位与分和秒的个位接法相同。由于每到24时计数单元全部清零，因此时的个位的Q2端和十位的Q1端通过求与非后反馈到个位和十位的清零端，当十位为0010，个位为0100时，立即清零。电路如图
74HC03N_4V74HC04N_4VVDD4V21910765432~CLR~LOADENTENPDCBAU13RCO74HC160N_4VQDQCQBQA1511121314U1274HC160N_4VU2E74HC04N_4VU8A74HC03N_4V~CLR~LOADCLKCLK1911121314DCBA6543
3）、译码驱动和显示电路
计数器实现了对时间的计数并且是以8421BCD码的形式输出，为了将8421BCD码显示出来，需要用显示译码器将计数器输出的数码转换为显示器所需要的逻辑和一点的电流，这里，我采用7447译码器进行译码，然后利用数码管进行显示。
4）、校时单元电路
根据要求，数字钟应具有分校正和时校正功能，且在进行校正时，各时间计数应互相不受影响。即进行相应校正时，其他两个应该断开，电路设计如图
6
C1S4F0.1μC2S3S20.1μFS1R45300ΩR1300ΩVDD5V键 = 空格键 = 空格
当S1下面的开关右拨时，秒正常进位；当往左拨时，断开秒十位对分的进位，此时进入分校准状态：当S4往下拨时，S1输出高电平，给分个位一个进位脉冲，同时C1充电；当S4往上拨时，C1放电，S1输出低电平。S2、S3组成时校准电路，原理相同。
5）、整点报时路
当时间在59分50秒到59分59秒期间时开始报时，当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。
报时电路可选74HC30来构成。74HC30为8输入与非门。
3、 元器件
本课程设计共用到的元器件清单
材种77777LED4444HHHH4发光CCCC14二极00363400料类 封N NN NN NN N7 N管 LE清装 数00000DIIAAPPRR55--44XX单 量 3 1 1 6 6 1 2 2 1 2 11111-4 4 4D 6 6 1 P P 5 5 左右拨的单刀双匝开关 D鼠标按键开关TIAIHUA D330nf10uf陶电瓷解电电容 C容 C 7
10510447陶陶k微瓷瓷电调定电电欧欧电电容 C容 C阻 AAAXPPIRRA55LR---440XX.5 5 3 5 2 7 2 1 1 2 1 1 8 6 10K电时阻 V器 P阻 A阻 AXXXXIIII0AAAANE555P312300.K003K0LLLLH ----0000....8 3 3 3 3 4电电阻 A阻 A八段共阳数码管：Dpy Blue-CC
4、 各功能模块电路图 1）秒脉冲振荡电路
C3C410μF1μFGNDCONTRITHRDISOUTVCCRSTR4647kΩR481kΩKey=AR4747kΩ50 U5_VIRTUALTimerVDD5V
VDD5VC52）计时单元电路
74HC04N_4VU2D74HC04N_4VU2B0.1μF21910765432191076543219107654321910765432191076543219107ENTENPRCO15~CLR~LOADENTENPDCBA~CLR~LOADENTENPDCBA~CLR~LOADENTENPDCBA~CLR~LOADENTENPDCBA~CLR~LOADENTENPDCBA~CLR~LOADCLKCLKCLKCLKCLKU13RCORCORCORCORCO74HC160N_4VQDQCQBQA1511121314U1274HC160N_4VU774HC160N_4VQDQCQBQAU6QDQCQBQACLKQDQCQBQAQDQCQBQA1511121314151112131415111213141511121314U4BU8A74HC03N_4V74HC04N_4V74HC03N_4V74HC04N_4VU4A74HC03N_4V74HC04N_4V11121314U2EU2AU2CQDQCQBQA74HC160N_4V74HC160N_4VU5U374HC160N_4VDCBA6543 8
3）译码器电路
VDD5V45362174536217453621745362174536217453~BI/RBO~RBI~LTCA~BI/RBO~RBI~LTDCBA~BI/RBO~RBI~LTDCBA~BI/RBO~RBI~LTDCBA~BI/RBO~RBI~LTDCBA~BI/RBO~RBI~LTDCBAU97447NU107447NOGOFOEODOCOBOAU117447NU147447NU15OGOFOEODOCOBOAOGOFOEODOCOBOAOGOFOEODOCOBOAOGOFOEODOCOBOA14159101112131415910111213141591011121314159101112131415910111213CACACACACAU17R44R43R42R41R40R39R38300Ω300Ω300Ω300Ω300Ω300Ω300ΩU18R37R36R35R34R33R32R31300Ω300Ω300Ω300Ω300Ω300Ω300ΩU19R28R29R27R26R25R30R24300Ω300Ω300Ω300Ω300Ω300Ω300ΩU20R23R22R21R20R17R18R19300Ω300Ω300Ω300Ω300Ω300ΩU21R16R15R14R11R13R12R10300Ω300Ω300Ω300Ω300Ω300ΩU22ABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGABCDEFG1415910111213OGOFOEODOCOBOA7447NU167447NR7R5R8R4R6R3R9300Ω300Ω300Ω300Ω300Ω300Ω300ΩDCBA6217
4）．利用74HC30D设计一个差点报时电路。要求到达整点前10秒时具有报时功能如图
整点报时电路
5）总仿真电路
9
C3C410μF1μFGNDCONR4647kΩR481kΩKey=AR4747kΩC1S4F0.1μC2S3S20.1μF74HC04N_4VU2D键 = 空格S1R45VDD5VC70.1μFOUTVCCTRITHRDISRST50 %键 = 空格300ΩR1300ΩC50.1μF5V555_VIRTUALTimerVDD74HC04N_4VU2B21910765432191076543219107654321910765432191076543219107ENTENPRCO~CLR~LOADENTENPDCBA~CLR~LOADENTENPDCBA~CLR~LOADENTENPDCBA~CLR~LOADENTENPDCBA~CLR~LOADENTENPDCBA~CLR~LOADCLKCLKCLKCLKCLKU13RCORCORCORCORCO74HC160N_4VQDQCQBQA1511121314U1274HC160N_4VU774HC160N_4VQDQCQBQAU6QDQCQBQACLKQDQCQBQAQDQCQBQAQDQCQBQA74HC160N_4V151112131474HC160N_4VU5U374HC160N_4VU2CLS1U24BUZZER200 Hz R2200Ω74HC30N_4V15111213141511121314151112131415453U4BU8A74HC03N_4VVDD5V74HC04N_4V74HC03N_4V74HC04N_4VU4A74HC03N_4V74HC04N_4V45362174536217453621745362174536217~BI/RBOOG~RBIOF~LTOEODDOCCOBBOAA~BI/RBO~RBI~LTDCBA~BI/RBO~RBI~LTDCBA~BI/RBO~RBI~LTDCBA~BI/RBO~RBI~LTDCBA~BI/RBO~RBI~LTCAU97447NU107447NOGOFOEODOCOBOAU117447NU147447NU15OGOFOEODOCOBOAOGOFOEODOCOBOAOGOFOEODOCOBOA14159101112131415910111213141591011121314159101112131415910111213CACACACACAU17R44R43R42R41R40R39R38300Ω300Ω300Ω300Ω300Ω300Ω300ΩU18R37R36R35R34R33R32R31300Ω300Ω300Ω300Ω300Ω300Ω300ΩU19R28R29R27R26R25R30R24300Ω300Ω300Ω300Ω300Ω300Ω300ΩU20R23R22R21R20R17R18R19300Ω300Ω300Ω300Ω300Ω300ΩU21R16R15R14R11R13R12R10300Ω300Ω300Ω300Ω300Ω300ΩU221415910111213OGOFOEODOCOBOA7447NU167447NR7R5R8R4R6R3R9300Ω300Ω300Ω300Ω300Ω300ΩDCBA621711121314U2EU2ADCBA6543300ΩABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGABCDEFG
完成后的实物图：（正面）
完成的实物图：（反面）
10
6、总结与经验：
通过这次课程设计，我对数字电子技术的理论知识的理解更加深刻，对时序电路的设计步骤也更加熟悉。在本次设计中，我还发现了一点问题，就是理论和实际并不是完全符合的。比如秒钟单元电路向分钟单元电路提供脉冲的进位信号不能直接加到分钟单元电路的脉冲端口上，而是需要经过一个非门后再加到分钟单元电路的脉冲输入端上。同时，还要给这部分进位电路并联一个开关。由于电路的线很多，做这个设计需要很好的耐心和毅力。 还有就是知识的收获，使我懂得数字电子钟的运用原理，加强各种逻辑门功能的认识和使用，综合运用计时器，译码器等等，这是平时课堂很难学到的，所以这个设计对我的帮助很大。在设计的过程中，碰到了很多的困难，遇到了很多问题，不断地思考与尝试，以及向同学请教，但还是没能完全设计好，以后有时间还得多去实验室尝试，争取做好一些拓展功能。通过这次设计，对上学期学习的数字电路的相关知识得到了复习和巩固，也查阅了一些相关的资料，也加深了我对数字电路应用的理解，总之这次的电子技术课程设计受益匪浅。
7、参考文献：
《数字电子技术基础》高等教育出版社，2009 主编：阎石
《电工电子技能实训》高等教育出版社，2010年主编：周誉昌、蒋力立 《电路与电子技术仿真实验教程》中国出版集团 2010年，主编：彭端
11