计算机组成原理实验报告
评语: 课中检查完成的题号及题数： 成绩:
自评成绩:
必填
课后完成的题号与题数：
实验报告
实验名称：
基于Verilog语言的运算器和存储器
设计与实现
日期： 姓名：
2015.11.4
班级： 学号：
一、实验目的：
1. 了解运算器的组成结构。 2. 掌握运算器的工作原理。
3. 掌握静态随机存储器RAM 工作特性及数据的读写方法
二、实验内容：
右方为低4位运算芯1. 两片74LS181 芯片以并/串形式构成的8位字长的运算器。
片，左方为高4位运算芯片。低位芯片的进位输出端Cn+4与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高4位。低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出到外部。
两个芯片的控制端S0～S3 和M 各自相连，其控制电平按表2.6-1。为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。当T4 脉冲来到的时候，总线上的数据就被锁存进DR1 或DR2 中了。
为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平。否则输出高阻态。数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。
总线数据显示灯（在BUS UNIT 单元中）已与内总线相连，用来显示内总线上的数据。控制信号中除T4 为脉冲信号，其它均为电平信号。
由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，因此，需要将“W/R UNIT”单元中的T4 接至“STATE UNIT”单元中的微动开关KK2 的输出端。在进行实验时，按动微动开关，即可获得实验所需的单脉冲。
1
计算机组成原理实验报告
S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、SW-B 各电平控制信号则使用“SWITCHUNIT”单元中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B 为低电平有效，LDDR1、LDDR2 为高电平有效。
对于单总线数据通路，作实验时就要分时控制总线，即当向DR1、DR2 工作暂存器打入数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运算器输出结果至总线时也应保证数据输入三态门是在关闭状态。
2. 实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM 单元），如
图1-2-1 所示。6116 有三个控制线：CS（片选线）、OE（读线）、WE（写线），
其功能如表1-2-1 所示，当片选有效（CS=0）时，OE=0 时进行读操作，WE=0 时进行写操作，本实验将CS 常接地。
由于存储器（MEM）最终是要挂接到CPU 上，所以其还需要一个读写控制逻辑，使得CPU能控制MEM 的读写，实验中的读写控制逻辑如图1-2-2 所示，由于T2 的参与，可以保证MEM的写脉宽与T2 一致，T2 由时序单元的TS2 给出（时序单元的介绍见附录2）。IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1 时为读，WR=1 时为写。
实验原理图如图1-2-3 所示，存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7?D0 的内容。地址线接至地址总线，地址总线上接有8 个LED 灯显示A7?A0 的内容，
地址由地址锁存器（74LS273，位于PC&AR 单元）给出。数据开关（位于IN 单元）经一个三
态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8 位，接入6116 的地址A7?A0，6116 的高三位地址A10?A8 接地，所以其实际容量为256 字节。
2
计算机组成原理实验报告
三、项目要求及分析：
1. 利用上述运算器能否实现大于8位二进制数的算术运算？如果能，需要采取什么样的措施？
2. 给出一组数据，验证桶形移位器的功能。
替只读存储器？
4.动态随机存储器和静态随机存储器的区别是什么，与静态随机存储器相比，动态
随机存储器在电路设计需要考虑什么问题？
3.随机存储器和只读存储器的区别是什么，能否通过外加电路实现用随机存储器代
3
计算机组成原理实验报告
答：利用上述运算器可以实现大于8位的二进制数的算术运算，只是在存数据的时候
需要将两个8位的寄存器连起来，拼成一个16位的寄存器。
答：桶式移位器是一种组合逻辑电路，通常作为微处理器CPU的一部分。它具有n个
数据输入和n个数据输出，以及指定如何移动数据的控制输入，指定移位方向、移位类型（循环、算术还是逻辑移位）及移动的位数等等。以一个简单16位桶式移位器，只能向左循环移位，所以控制输入仅需指明移动的位数。
答：只读存储器又称ROM这里面的数据写进去后是不可以改变的,就和我们看的VCD
盘一样,但是必要的时候也是可以改变的,这里面一般存的是一些系统信息,和系统设置,电脑的BIOS芯片就是ROM,随机存储器又称RAM,它是一种临时存放数据的地方,它的存取速度很快,所以在电脑运行软件的时候就把程序调入内存(RAM),你对程序所做的更改都是在内存中进行,当你退出了程序后系统就自己把分它的那部分内存收回,又分给其他的程序,RAM也就是内存条, 只读存储器和随机存储器最大的区别是，Rom中的信息是固化的写入之后不会改变，而RAM可读可写但掉电后信息丢失。
答：SRAM的特点是工作速度快，只要电源不撤除，写入SRAM的信息就不会消失，不
需要刷新电路，同时在读出时不破坏原来存放的信息，一经写入可多次读出，但集成度较低，功耗较大。SRAM一般用来作为计算机中的高速缓冲存储器(Cache)。 DRAM是动态随机存储器(Dynamic Random Access Memory)，它是利用场效应管的栅极对其衬底间的分布电容来保存信息，以存储电荷的多少，即
4
计算机组成原理实验报告
电容端电压的高低来表示“1”和“0”。DRAM每个存储单元所需的场效应管较少，常见的有4管，3管和单管型DRAM。因此它的集成度较高，功耗也较低，但缺点是保存在DRAM中的信息__场效应管栅极分布电容里的信息随着电容器的漏电而会逐渐消失，一般信息保存时间为2ms左右。为了保存DRAM中的信息，必须每隔1～2ms对其刷新一次。因此，采用 DRAM的计算机必须配置动态刷新电路，防止信息丢失。DRAM一般用作计算机中的主存储器。动态随机存取存储器，最为常见的系统内存，即DRAM（Dynamic Random Access Memory）。DRAM 只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。 关机就会丢失数据。
四、具体实现：
应包括： Verilog语言程序等。
目前已完成的有算术运算器中的逻辑模块，其他的模块还在编写中，因为刚开始学习Verilog语言和modesim仿真工具，所以只是完成了一小部分，剩下的之后补上。
5