单片机系统开发与应用工程实习报告
3 系统设计
3.1 AT89S52引脚图
图3-1 AT89S52的引脚分布图
At89s52 是一种低功耗、高性能CMOS8位微控制器，具有 8K 在系统可编程Flash 存储器。使用Atmel 公司高密度非 易失性存储器技术制造，与工业80C51 产品指令和引脚完 全兼容。片上Flash允许程序存储器在系统可编程，亦适于 常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在系统 可编程Flash，使得AT89S52为众多嵌入式控制应用系统提 供高灵活、超有效的解决方案。 AT89S52具有以下标准功能： 8k字节Flash，256字节RAM， 32 位I/O 口线，看门狗定时器，2 个数据指针，三个16 位 定时器/计数器，一个6向量2级中断结构，全双工串行口， 片内晶振及时钟电路。另外，AT89S52 可降至0Hz 静态逻 辑操作，支持2种软件可选择节电模式。空闲模式下，CPU 停止工作，允许RAM、定时器/计数器、串口、中断继续工 作。掉电保护方式下，RAM内容被保存，振荡器被冻结， 单片机一切工作停止，直到下一个中断或硬件复位为止。8 位微控制器 8K 字节在系统可编程 Flash。
P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。
此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX），在flash编程和校验时，P1口接收低8位地址字节。
3
单片机系统开发与应用工程实习报告
引脚号第二功能：
P1.0 T2（定时器/计数器T2的外部计数输入），时钟输出 P1.1 T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制） P1.5 MOSI（在系统编程用） P1.6 MISO（在系统编程用） P1.7 SCK（在系统编程用）
P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。
在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX @DPTR）时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发送1。在使用8位地址（如MOVX @RI）访问外部数据存储器时，P2口输出P2锁存器的内容。
在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。 P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p3 输出缓冲器能驱动4 个TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。
P3口亦作为AT89S52特殊功能（第二功能）使用， 在flash编程和校验时，P3口也接收一些控制信号。端口引脚 第二功能： P3.0 RXD(串行输入口) P3.1 TXD(串行输出口) P3.2 INTO(外中断0) P3.3 INT1(外中断1) P3.4 TO(定时/计数器0) P3.5 T1(定时/计数器1)
P3.6 WR(外部数据存储器写选通) P3.7 RD(外部数据存储器读选通)
此外，P3口还接收一些用于FLASH闪存编程和程序校验的控制信号。
4
单片机系统开发与应用工程实习报告
RST——复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将是单片机复位。
ALE/PROG——当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。
对FLASH存储器编程期间，该引脚还用于输入编程脉冲（PROG）。
如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只有一条MOVX和MOVC指令才能将ALE激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。 PSEN——程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次PSEN信号。 EA/VPP——外部访问允许，欲使CPU仅访问外部程序存储器（地址为
0000H-FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。
如EA端为高电平（接Vcc端），CPU则执行内部程序存储器的指令。
FLASH存储器编程时，该引脚加上+12V的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。
图3-2 74LS245的引脚分布图
74LS245是我们常用的芯片，用来驱动led或者其他的设备，它是8路同相三态双向总线收发器，可双向传输数据。如图3-2
74LS245还具有双向三态功能，既可以输出，也可以输入数据。
5
单片机系统开发与应用工程实习报告
当8051单片机的P0口总线负载达到或超过P0最大负载能力时，必须接入74LS245等总线驱动器。
当片选端/CE低电平有效时，DIR=“0”，信号由 B 向 A 传输；（接收）
DIR=“1”，信号由 A 向 B 传输；（发送）当/CE为高电平时，A、B均为高阻态。 由于P2口始终输出地址的高8位，接口时74LS245的三态控制端/1G和/2G接地，P2口与驱动器输入线对应相连。P0口与74LS245输入端相连,/E端接地，保证数据现畅通。8051的/RD和/PSEN相与后接DIR，使得/RD或/PSEN有效时，74LS245输入（P0.i←Di），其它时间处于输出（P0.i→Di）。
3.2 电路原理图
设计出基于AT89S52单片机抢答器的电路原理图如图3-3所示。工作原理为:电源
电路为单片机以及其他模块提供标准5V电源。晶振模块为单片机提供时钟标准，使系统各部分能协调工作。复位电路模块为单片机系统提供复位功能。单片机作为主控制器，根据输入信号对系统进行相应的控制。选手按下相应的按键，蜂鸣器发出提示音，直到按键释放。数码管显示最先按下按键选手的编号。选手回答完毕，主持人按下准备按钮，数码管清零，蜂鸣器停止发声，可以进入下一题的抢答。
图3-3 抢答器的电路连接图
6
单片机系统开发与应用工程实习报告
4 软件设计
上电复位后数码管清零，P2.0置高电位，蜂鸣器不发声。循环扫描P3口，看是否有按键按下，如果有按键按下，则转入判断是哪位选手按下的按键，并在数码管上显示选手号；P2.0置低电平，蜂鸣器发声，主持人按键按下，系统重新进入主程序继续进行下一轮抢答。程序流程图如下图4-1。
图4-1 抢答器系统工作的流程图
4.1 程序设计 程序代码
ORG 000
JMP BEGIN
; 共阴极数码管显示代码表
TABLE:
DB 3FH,06H,5BH,4FH,66H ; 01234 DB 6DH,7DH,07H,7FH,90H ; 56789
DELAY: MOV R5, #20 ; 延时20×20ms子程序 LOOP4:
MOV R6, #50
LOOP5: MOV R7, #100
DJNZ R7, $
7