1 芯片特性简介
1.1 29C系列存储器芯片简介及读写操作
29C系列存储器芯片存储容量分别为1M/2M/3M,内部128Ｋ/256Ｋ/521Ｋ 8
位的快速闪存。
29C系列存储器是一种采用CMOS工艺制成的快闪存储器。其读访问时间为9ns，可与一般高速微处理器匹配而不需等待；为了避免总线冲突，设有两个选通端：芯片允许CE和输出允许OE；采用页编程；单一+5V电源；三态输出，输入/输出与TTL电平兼容；可循环擦写一万次。
芯片的读操作SRAM一样，当CE和OE是低电平，WE是高电平时，读写指定地址单元的数据。它有8条数据线（D0～D7）、19条地址线（A0～A18）、3条控制线（/OE、/CE、/WE）以及电源、地线共32个引脚，具体引脚分布如图所示。
AT29C040引脚图
AT29C040闪速存储器有如下几个特点：
（1）用5V单一电源供电，读、写操作使用同一电源，省去了一个12V的编程电源VPP ；
（2）编程前不需要附加的擦除操作，在编程期间，擦除操作会在芯片内部自动进行；
（3）在单个编程周期内，每次写一个扇区的数据，大大缩短了编程时间。AT29C040的扇区编程时间为10ms，而其他扇区的编程时间为数百 ms； （4）扇区容量小，减少了写数据时对系统内存资源的要求；
（5）软件数据保护SDP（Software Data Protect）功能。为了避免人为疏忽
5
或者系统上电、掉电等因素引起对闪速存储器的误写操作， AT29C040设置了软件数据保护功能。其原理是对闪速存储器写操作前，必须按一定顺序送入三个字节的命令码，然后才能写入数据，否则数据不能被写入。 对AT29C040的读操作非常简单，类似于SRAM，不再赘述。这里主要讨论一下对它进行写操作的方法。首先在系统RAM区为AT29C040产生一个扇区的数据映像，即先将待写入的数据放入RAM中，接着送三字节的命令码到AT29C040中；然后将事先放在ram中的数据传送到AT29C040指定的扇区中；最后还要等待闪速存储器的写周期时间（10ms），以便将数据写入存储器中。其“写” 操作时序如图所示。
29C040写操作时序
1.2 CD4094芯片简介
CD4094 位移位存储总线寄存器: CD4094是带输出锁存和三态控制的串入/并出高速转换器，具有使用简单、功耗低、驱动能力强和控制灵活等优点。
CD4094的引脚定义如图1。其中(1)脚为锁存端，(2)脚为串行数据输入端，(3)脚为串行时钟端。(1)脚为高电平时，8位并行输出口Q1～Q8在时钟的上升沿随串行输入而变化；(1)脚为低电平时，输出锁定。利用锁存端可方便地进行片选和级联输出控制。(15)脚为并行输出状态控制端，(15)脚为低电平时，并行输出端处在高阻状态，在用CD4094作显示输出时，可使显示数码闪烁。(9)脚QS、(10)脚Q′S是串行数据输出端，用于级联。QS端在第9个串行时钟的上升沿开始输出，Q′S端在第9个串行时钟的下降沿开始输出。当CD4094电源为5V时，输出电流大于3．2MA，灌电流为1 MA。串行时钟频率可达2．5MHZ。
6
图一：
表1
注：↑表示上升沿；↓表示下降沿，L表示低电平，H表示高电平。
2 系统总体方案设计
通常29C040需要单片机19个I/O口来对应控制地址线A0-A18，本文设计方案利用三片CD4094来实现串行转并行控制，则只需要3个I/O口即可实现对19个地址线的控制。方案如图2所示。
7
图2 系统总体方案
3 硬件电路设计
硬件电路连接如图3所示。图中CD4094引脚OE是片选，接高电平，即CD4094的功能表的后四种状态。CD4094的特性是带锁存器（STR）的串行移位寄存器。特在移位时钟的作用下移位的时候不影响并行输出。
29C040的数据I/O的D0-D7与51单片机P0口相接，OE、CE、WE、STR、DATA、口相接即可。串行扩展后具有电路简单，占用单片机I/O口较少等优点。
8
图3 29C系列存储器串行扩展接口电路图 各引脚功能为： STR: 芯片锁存; DATA: 数据输入; CLK: 时钟信号输入.
单片机通过对这三个信号线的时序控制,当STR为高电平的时候,数据DATA在时钟CLK的上升沿串行移入移位寄存器,在时钟CLK的下降沿最后一个状态值移入QS,此时数据传输到下一片CD4094，即可指定三片CD4094并行输出端口的任意高低电平，也即可以随意指定29C040的读写地址线，从而实现对29C040的读取数据操作。
D0-D7： 数据输入/输出线，在写入周期时，片内数据锁存器锁存数据；在读周期时数据输出。
CE：芯片允许输入线（即片选），低电平有效；当为高电平时，芯片处于低功耗备用状态。
OE：输出允许输入线，低电平有效；在读周期时，控制芯片将数据缓冲器中的数据输出。
WE：写允许输入线，低电平有效；在写入周期，控制指令寄存器和存储单元陈列的写入。在下降沿锁存目标地址，在上升沿锁存数据。
9