地址 0x00 0x01 0x02 0x03 0x04 0x05 0x06 0x07 0x08 0x09 0x0A 0x0B 0x0C 0x0D 0x0E 0x0F 0x10 0x11 0x12 0x13 0x14 0x15 0x16 0x17 0x18 0x19 0x1A 0x1B 0x1C 0x1D 0x1E 0x1F 0x20 0x21 0x22 0x23 0x24 0x25 0x26 0x27 0x28
寄存器 IOCFG2 IOCFG1 IOCFG0 FIFOTHR SYNC1 SYNC0 PKTLEN PKTCTRL1 PKTCTRL0 ADDR CHANNR FSCTRL1 FSCTRL0 FREQ2 FREQ1 FREQ0 MDMCFG4 MDMCFG3 MDMCFG2 MDMCFG1 MDMCFG0 DEVIATN MCSM2 MCSM1 MCSM0 FOCCFG BSCFG AGCTRL2 AGCTRL1 AGCTRL0 WOREVT1 WOREVT0 WORCTRL FREND1 FREND0 FSCAL3 FSCAL2 FSCAL1 FSCAL0 RCCTRL1 RCCTRL0 描述 GDO2 输出脚配置 GDO1 输出脚配置 GDO0 输出脚配置 RX FIFO 和 TX FIFO 门限 同步词汇，高字节 同步词汇，低字节 数据包长度 数据包自动控制 数据包自动控制 设备地址 信道数 频率合成器控制 频率合成器控制 频率控制词汇，高字节 频率控制词汇，中间字节 频率控制词汇，低字节 调制器配置 调制器配置 调制器配置 调制器配置 调制器配置 调制器背离设置 主通信控制状态机配置 主通信控制状态机配置 主通信控制状态机配置 频率偏移补偿配置 位同步配置 AGC 控制 AGC 控制 AGC 控制 高字节时间 0 暂停 低字节时间 0 暂停 电磁波激活控制 前末端 RX 配置 前末端 TX 配置 频率合成器校准 频率合成器校准 频率合成器校准 频率合成器校准 RC 振荡器配置 RC 振荡器配置 16
是否保存在休眠状态中中 Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes 0x29 0x2A 0x2B 0x2C 0x2D 0x2E 地址 0x30 (0xF0) 0x31 (0xF1) 0x32 (0xF2) 0x33 (0xF3) 0x34 (0xF4) 0x35 (0xF5) 0x36 (0xF6) 0x37 (0xF7) 0x38 (0xF8) 0x39 (0xF9) 0x3A (0xFA) 0x3B (0xFB)
FSTEST PTEST AGCTEST TEST2 TEST1 TEST0 寄存器 PARTNUM VERSION FREQEST LQI RSSI MARCSTATE WORTIME1 WORTIME0 PKTSTATUS VCO_VC_DAC TXBYTES RXBYTES 频率合成器校准控制 产品测试 AGC 测试 不同的测试设置 不同的测试设置 不同的测试设置 描述 CC2550 的组成部分数目 当前版本数 频率偏移估计 连接质量的解调器估计 接收信号强度指示 控制状态机状态 WOR 计时器高字节 WOR 计时器低字节 当前 GDOx 状态和数据包状态 PLL 校准模块的当前设定 TX FIFO 中的下溢和比特数 RX FIFO 中的下溢和比特数 No No No No No No 表（8）配置寄存器地址对照表 表（9）配置寄存器地址对照表
2.2.5 无线模块原理图设计
原理图的设计必须严格按照数据手册上的要求来进行，包括元器件的要求都要严格遵
守，图（11）是无线模块的原理图（1、2、3、6、7、20脚接单片机），表（11）是元器件规格表。 （1）晶振部分
26MHz-28MHz 频率范围的晶体必须连接在 XOSC_Q1 和 XOSC_Q2 脚之间，必需要有晶体负载电容（C14，C15），晶体的总负载电容CL由下式决定：
Cparasitic寄生电容由引脚输入电容和 PCB漂移电容所组成。总寄生电容典型值为 2.5pF。 晶振电路如下图（10）所示，晶体振荡元件值见表（10）
17
图（10）晶振电路
CL=13pF 22 pF 22 pF CL=16pF 27 pF 27 pF 元件符号 C14 C15 CL=10pF 15 pF 15 pF 表(10)晶体振荡器元件值
（2）天线
从RF引脚向天线方向看，匹配网络应该满足下式：
如图（11）所示，12脚、13脚以外的部分是ＲＦ网络，C8、C9为射频平衡转换器 DC模块电容，C10、C11是RF 平衡转换器/匹配电容，C12、C13是RF LC 滤波/匹配电容，L1、L3是RF 平衡转换器/匹配电感，L2是RF LC 滤波电感。至于天线，这里不作特别讨论，设计方法请参考芯片数据手册。 （3）供电
为了减小电源的干扰，芯片采用分开供电的方式。C1，C3~C7，C17都是电源退藕电容，C2、C18是数字部分的片内电压调节器的退偶电容，R1是内部偏电流参考的 56 千欧电阻。
符号 C10, C11 C13 C12 C14,C15 C17,C18 C8,C9 C5,C6,C7 C1,C2,C3,C4 C16 参数 1pF 1.5pF 1.8pF 15pF 47pF 100pF 220pF 0.1uF 1uF 0402 0402 0402 0402 0402 0402 0402 0402 0805 尺寸 元件规格 ECJ0EC1H010C ECJ0EC1H1R5C ECDG0E1R8B ECJ0EC1H150J ECJ0EC1H470 ECJ0EC1H101J ECJ0EC1H221J ECJ0EB1A104K C0805C105K4RACTU 18
Y1 L1,L2,L3 R1 26.000MHz 1.2nH 56K ABM3B 0402 0402 表（11）元器件规格表
ABM3B-26.000MHZ-10-1-U-T MLK1005S1N2S ERJ3EKF5622V
图（11）无线模块原理图
2.2.6 无线模块PCB设计
（1）元器件布局
在元器件布局的过程中应当注意以下几个问题：
①首先确定与其它PCB板或系统的接口元器件在PCB板上的位置，必须注意接口元器件间的配合问题，这里的天线接口位置和与单片机连接接口位置要先确定。
②PCB的面积很小很小，元器件间排列很紧凑，因此对于体积较大的元器件，必须优先考虑，确定出相应位置，并考虑相互间的配合问题。这里芯片和晶振就是属于大元件。 ③数字信号和模拟信号要分开，滤波网络必须就近连接，这样不仅可以减小辐射，而且可以减少被干扰的几率。
④退藕电容要尽量靠近芯片引脚。
最后的电路元器件布局如图12
19
图（12）电路元器件布局图
（2）布线
在布局完成以后就要进行布线，布线的基本原则是：在组装密度许可情况下后，尽量选用低密度布线设计，并且信号走线尽量粗细一致，有利于阻抗匹配。布线时，所有的走线应该远离PCB的边框（2mm左右），电源线要尽中能宽，以减少环路电阻，同时，使电源线、地线的走向和数据传递的方向一致，以提高抗干扰能力；所布信号线应尽可能短，并尽量减少过孔数目；各元器件间的连线越短越好，以减少分布参数和相互间的电磁干扰；对于不相容的信号线应量相互远离，而且尽量避免平行走线，而在正向两面的信号线应用互垂直；布线时在需要拐角的地址方应以135°角为宜，避免拐直角。特别强调，地线的阻抗会产生磁干扰，给系统带来麻烦，地线粗、短、走向合理能有效抑制磁干扰。
最终生成的PCB如下图所示，图（13）是顶层视觉图，图（14）是底层视觉图。
20