（华）课程设计
P3口同时具有AT89C51的多种特殊功能，具体如下表2.1所示: 端口引脚 第二功能 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 RXD (串行输入口) TXD（串行输出口） INT0 (外部中断0) INT1（外部中断1） T0（定时器0） T1（定时器1） WR（外部数据存储器写选通） RD（外部数据存储器都选通） 表2.1 P3口的第二功能
·RST:复位输入。当振荡器工作时，RST引脚出现两个机器周期的高电平将使单片机复位。
·ALE/PROG:当访问外部存储器时，地址锁存允许是一输出脉冲，用以锁存地址的低8位字节。当在Flash编程时还可以作为编程脉冲输出（PROG）。
一般情况下，ALE是以晶振频率的1/6输出，可以用作外部时钟或定时目的。但也要注意，每当访问外部数据存储器时将跳过一个ALE脉冲。
·PSEN：程序存储允许时外部程序存储器的读选通信号。当AT89C51执行外部程序存储器的指令时，每个机器周期PSEN两次有效，除了当访问外部数据存储器时，PSEN将跳过两个信号。
·EA/VPP:外部访问允许。为了使单片机能够有效的传送外部数据存储器从
0000H到FFFH单元的指令，EA必须同GND相连接。需要主要的是，如果加密
位1被编程，复位时EA端会自动内部锁存。
当执行内部编程指令时，EA应该接到VCC端。
·XTAL1：振荡器反相放大器以及内部时钟电路的输入端。 ·XTAL2：振荡器反相放大器的输出端。
在本次设计中，采用AT89C51作为CPU处理器，充分利用其硬件资源，结合
D触发器CD4013，分频器CD4060，模拟转换开关CD4051，计数器74LS90等
数字处理芯片，主要控制两大硬件模块，量程切换以及显示模块。下面还将详细说明。
6
（华）课程设计
2.4 信号调理及放大整形模块
放大整形系统包括衰减器、跟随器、放大器、施密特触发器。它将正弦输入信号
Vx整形成同频率方波Vo,幅值过大的被测信号经过分压器分压送入后级放大器，以
避免波形失真。由运算放大器构成的射级跟随器起阻抗变换作用，使输入阻抗提高。同相输入的运算放大器的放大倍数为（R1+R2）/R1，改变R1的大小可以改变放大倍数。系统的整形电路由施密特触发器组成，整形后的方波送到闸门以便计数。
由于输入的信号幅度是不确定、可能很大也有可能很小，这样对于输入信号的测量就不方便了，过大可能会把器件烧毁，过小可能器件检测不到，所以在设计中采用了这个信号调理电路对输入的波形进行阻抗变换、放大限幅和整形，信号调理部分电路具体实现电路原理图和参数如下图2.3所示：
D1D3DIODED5ZENER1VCC15VD2D4VCC15VJ121CON2LF3534DIODE5VC11053U1A12DIODEDIODER6RES1IC1212113311410D1+5VD2CLR1Q1CLR2Q2CLK1Q1CLK2Q2SET1SET2GND74LS141468597GNDVCC886R1RES1U1B675LF353R5RES125U373LM31141R2RES1J212CON2-VCC15VR4RES1R3RES1GNDGNDGND-VCC15VGNDGND图2.3 信号调理电路
2.5 时基信号产生电路
CD4013------双上升沿D触发器 ，引脚及功能见如下图2.4：
CD4013 由两个相同的、相互独立的数据型触发器构成。每个触发器有独立的
数据置位复位时钟输入和 Q及Q非输出。此器件可用作移位寄存器，且通过将Q非输出连接到数据输入，可用作计数器和触发器。在时钟上升沿触发时，加在D 输入端的逻辑电平传送到Q输出端。置位和复位或复位线上的高电平完成。
7
（华）课程设计
图2.4 CD4013芯片引脚用功能图
CD4060------14位二进制串行计数器，引脚及功能见如下图2.5： CD4060 由一震荡器和14极二进制串行计数器位组成，震荡器的结构可以是RC或晶振电路。CR为高电平时，计数器清零且振荡器使用无效，所有的计数器位
均为主从触发器 CP1非（和 CP0）的下降沿计数器以二进制进行计数，在时钟脉冲线上使用施密特触发器对时钟上升和下降时间无限制。
图2.5 CD4060芯片引脚用功能图
时基信号的产生原理：
本电路采用32768Hz晶体震荡器，利用CD4060芯片经过14级分频得到2Hz的信号（32768/2），在经过CD4013双D触发器经过二分频得到0.5Hz的方波，即输出秒脉冲信号使单片机进行计数。
14
8
（华）课程设计
VCCVCCU21234567Q1VDD-Q1Q2CLOCK1-Q2RESET1CLOCK2D1RESET2SET1D2VSSSET2CD4013GND141312111098/INTOU1000000000012345678Q12Q13Q14Q6Q5Q7Q4VSSVDDQ10Q8Q9RESET∮1-∮0∮0161514131211109C20.1uCD4060C110pR71MY232768
图2.6 秒脉冲产生电路原理图
2.6显示模块 1602基本技术： 1）、主要功能
A、40通道点阵LCD 驱动; B、可选择当作行驱动或列驱动;
C、输入/输出信号:输出,能产生20×2个LCD驱动波形;输入,接受控制器送出的
串行数据和控制信号,偏压(V1~V6);
D、通过单片机控制将所测的频率信号读数显示出来。 2）、技术参数 2.1）极限参数表
名 称 符 号 标 准 值 MIN TYPE MAX -0.3 7.0 VDD - 13.5 VDD + 0.3 -0.3 VDD + 0.3 - - 100 -20 +70 -30 +80 单 位 V V V V °C °C 电路电源 VDD - VSS LCD驱动电压 VDD - VEE 输入电压 VIN 静电电压 工作温度 储存温度
9
（华）课程设计
2.2） 电参数表 名 称 输入高电平 输入低电平 输出高电平 输出低电平 工作电流 液晶驱动电压
符 号 VIH VIL VOH VOL IDD VDD- VEE 测 试 条 件 - - IOH = 0.2mA IOL = 1.2mA VDD = 5.0V Ta = 0°C Ta = 25°C Ta = 50°C 标 准 值 MIN TYPE MAX 2.2 VDD -0.3 0.6 2.4 - - 0.4 2.0 4.9 4.7 4.5 单位 V V V V mA V 3）、时序特性表
项 目 允许时间周期 允许脉冲宽度,高电平 允许上升和下降时间 地址建立时间 数据延迟时间 数据建立时间 数据保持时间 DATA HOLD TIME 地址保持时间
符 号 测试条件 TCYC E PWEH tEr tEf 5.1a 5.1b tAS tDDR tDSW tH tDHR tAH 标 准 值 MIN TYPE MAX 1000 450 -- 140 -- 195 10 20 10 -- -- -- -- -- -- -- -- -- 25 -- 320 -- -- -- -- 单位 ns ns ns ns ns ns ns ns ns 4）、引脚和指令功能 4.1）模块引脚功能表
引 线 号 1 2 3 4 5 6 7 | 14 符 号 Vss VDD VEE RS R/W E DB0 | DB7 名 称 接地 电路电源 液晶驱动电压 寄存器选择信号 读/写信号 片选信号 数据线 功 能 0V 5V±10% 保证VDD-VEE=4.5~5V电压差 H:数据寄存器 L:指令寄存器 H:读 L:写 下降沿触发,锁存数据 数据传输
10