第三章 数字下变频（DDC）各模块设计
3.2.2DDS的特点
由于DDS采用了不同于传统频率合成方法的全数字技术，因而具有许多直接式频率合成技术和间接式频率合成技术难以实现的特点。DDS频率合成技术的特点主要如下[23]：
① 频率分辨率高。这是DDS最主要的优点，由式(3-1)可知，当参考时钟频率确定以后，DDS的频率分辨率由相位累加器的字长N决定。理论上讲，只要相位累加器字长N足够大，就可以得到足够高的频率分辨率。当，DDS产生的最低频率称为频率分辨率，即： 式(3-2)
例如，时钟采用，相位累加器的字长为48位，频率分辨率可达，这是传统频率合成技术所难以实现的。
②输出频率相对带宽。DDS的输出频率下限对应于频率控制字K=0时的情况，，即可输出直流。根据Nyquist定理，从理论上讲，DDS的输出频率的上限应为，但由于低通滤波器的非理想过渡特性及高端信号频谱恶化的限制，工程上可实现的DDS输出频率上限一般为：
式(3-3)
因此采用DDS技术，可以合成几乎从直流到的频率，既DDS的输出频率范围一般是。这样的相对带宽是传统频率合成技术无法实现的。
③频率转换时间短。这是DDS的又一主要优点，DDS是一个开环系统，无反馈环节。这样的结构决定了DDS的频率转换时间是频率控制字的传输时间和以低通滤波器为主的器件频率响应时间之和。在高速DDS系统中，由于采用了流水线结构，其频率控制字的传输时间等于流水线与失重周期的乘积，低通滤波器的频率响应时间随截至频率的提高而缩短，因此高速DDS系统的频率转换时间极短，一般可达纳秒量级。
④频率改变时，输出相位连续。从DDS的工作原理可以看出，当改变其输出频率时，是通过改变频率控制字K实现的，实际上改变信号的相位增长速率，而输出信号的相位本身是连续的，这就是DDS频率变化时的相位连续性。在许多应用系统中，如跳频通信系统，都需要在变频过程中保证信号相位的连续性，以避免相位信息的丢失和出现离散频率分量。传统的频率合成技术做不到这一点。
22
第三章 数字下变频（DDC）各模块设计
⑤数字调制功能。由于DDS采用全数字结构，本身又是一个相位控制系统，因此可以在DDS设计中方便地加上数字调频、调相以及调幅功能，以产生ASK、FSK、PSK、MSK等许多种信号。
⑥工作频带的限制。这是DDS的主要缺点之一，是其应用受到限制的主要因素。根据DDS的结构原理，DDS的工作频率显然受到器件速度的限制，主要是指ROM和DAC的速度的限制。随着微电子技术的发展，会出现更高速度的DDS器件。
⑦相位噪声性能。DDS的相位噪声主要由参考时钟信号的相噪、参考时钟的频率和输出频率之比的关系和器件本身的噪声基底决定。从理论上讲，输出信号的相位噪声会对参考时钟的相位噪声有的改善。但在实际工程中，必须要考虑包括相位累加器、ROM和DAC等在内的各部件噪声性能的影响。
⑧杂散抑制差。由于DDS一般采用了相位截断技术，它的直接后果是给DDS的输出信号引入了杂散。同时，波形存储器的波形幅度量化所引起的有限长效应和DAC的非理想特性也都对DDS的杂散抑制性能产生很大的影响。杂散抑制较差是DDS的又一缺点。
另外，集成化、功耗低、体积小、重量轻、便于程控也是DDS的特点。 数字下变频中的正交本地载波是由数控振荡器提供的，而数控振荡器是通过直接数字合成器实现的。本章详细介绍了DDS的工作原理，以4bit为例演示了DDS的相位量化原理。最后概述了基于DDS的NCO的设计，并指出了DDS的特点。
3.3抽取滤波
采样信号经过数字正交变频后，关心的频谱成分被搬移到零中频，此时需要低通滤波将关心的低通带宽以外的噪声以及不关心的高频成分滤除。由于采用带通采样结构，正交变换时的信号采样率人相对于关心信号带宽而言往往很高，远远超过了Nyquist采样率。这导致包括低通滤波在内的后续处理可能因为运算量太大而不能有效处理数据。因此设计变频解调器时考虑在保证关心信号不失真的前提下尽可能降低信号采样率，减少运算量，这就是抽取滤波器的作用。
FIR[24](Finite Impulse Response，有限脉冲响应)滤波器由有限个采样值组成，在每个采样时刻完成有限个卷积运算，可以将其幅度特性设计成多种多样，同时还可保证精确、严格的相位特性。在高阶的滤波器中，还可以通过FFT来计算卷
23
第三章 数字下变频（DDC）各模块设计
积，从而极大地提高运算效率。这些优点使得FIR得到了广泛的应用。
FIR滤波器只有N个抽头，N也被称为滤波器的阶数，则滤波器的输出可以通过卷积的形式给出：
y[n]?x[n]*f[n]?x[k]f(n?k?0L?1?k)式(3-4)
其中，一直到均是滤波器的L阶系数，同时也对应于FIR的脉冲响应。对于LTI系统可以更为方便地将式(3-4)表示成Z域内的形式：
其中F(z)是FIR的传递系数，其Z域内的形式如下：
式(3-5)
其中是FIR的传递系数，其z域内的形式如下：
F(z)?k?0?k式(3-6) f(k)z?L?1可以看出，FIR滤波器只在原点处存在极点，就使FIR滤波器具有全局稳定性。FIR滤波器是由一个“抽头延迟线”加法器和乘法器的集合构成的，每一个乘法器的操作系数就是一个FIR系数。因此也被称之为“抽头延迟线\结构。FIR滤波器的一个重要特性是具有线性相位，即系统的相移和频率成比例，可达到无失真传输。图3.3给出了L阶LTI型FIR滤波器的图解。
x[n]Z-1Z-1Z-1f[0]f[1]f[2]f[L-1]y[n]
图3.3 直接形式的FIR滤波器
直接FIR模型的一个变种称为转置式FIR滤波器，可以根据图3.3的FIR 滤波器来构造：
互换输入和输出，颠倒信号流的方向。 用一个差分放大器代替一个加法器，反之亦可。
x[n]f[L-1]f[L-2]f[L-3]f[0]Z-1Z-1y[n]
24
第三章 数字下变频（DDC）各模块设计
图3.4 转置结构的FIR滤波器
图3.4给出了转置结构的FIR滤波器，该滤波器的优点在于不再需要给提供额外的移位寄存器，而且也没有必要为达到高通过量给乘积的加法器(树)添加额外的流水线级。
3.4 本章小结
数字中频技术采用中频采样理论，其本质就是使信号处理尽可能多的在数字域内完成。根据上一章节给出的基本理论和算法，本章分三小节详细地讨论了数字下变频整体设计方案和关键功能模块的基本设计结构并确定设计实现方案。具体包括基于DDS的数控振荡器、FIR滤波器及抽取这些模块。对于上述的混频器和低通FIR滤波器的设计，属于本文的重点。
25
第四章 数字下变频下变频器设计验证与逻辑综合
第四章 数字下变频器设计验证和逻辑综合
在整个设计过程中，首先利用Matlab根据数字变频器的实现算法与要求进行系统建模仿真，再分模块进行数学建模仿真。相应地采用Verilog HDL硬件描述语言，分模块实现各模块的RTL级设计并进行功能仿真。比较仿真结果与建模结果，验证功能正确后整合所有的模块得到最终的数字变频器，对整体进行功能仿真验证。最后阐述了逻辑综合的原理、优化方法以及综合策略，并对经验证的RTL描述的数字变频器进行逻辑综合，给出其综合结果并对结果进行了分析。
4.1基于DDS的数控振荡器的仿真和验证
首先使用 IP 核产生DDS，使用Matlab 对其输出信号进行仿真分析；然后使用DDS 和专用乘法器一起构成整个混频器模块来进行仿真分析。
由第三章的介绍可知，DDS 是实现数控振荡器(NCO)的主要方式，首先使用ISE14.4 中的Core Generator 来实现DDS，产生IP 核时设定的一些主要参数如下：
输出单通道，系统时钟频率为100MHz，输出正余弦信号的频率为4MHz；输出数据位数为6，输出的无虚假动态范围为36dB，频率分辨率为0.0233Hz；累加器输出的数据宽度为6。其中IP 核产生DDS 的主界面如下图：
26