经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如下：
01 c 01 b 直接控制 10 f 10 i a c d g 11 g 11 j × × × × × × × × 4位 2位 2位
Cp ALU X Y + 1 - 2 X 3 4 5 6 9 8 7 R1 10 11 R2 12 R3 求
1）写出1~12的微命令 ①加法运算 ②减法运算 ③乘法运算 ④R1->X ⑤R2->X ⑥R3->X ⑦R1->Y ⑧R2->Y ⑨R3->Y ⑩Bus->R1 ⑾Bus->R2 ⑿Bus->R3
2）指出互斥性微命令 ①②③ ④⑤⑥ ⑦⑧⑨ ⑩⑾⑿
3）设计微命令格式（设微命令字长14位)
微命令字长只有14位，所以操作控制字段不能采用直接控制法。 这里采用字段直接编译法，每个字段需要2位，共4个字段占8位 1位P字段，
14-8-1=5位，5位下址字段
操作控制字段 测试条件P 下址字段
第10章复习题
71． 计算机系统中的存贮器系统是指______。 A RAM存贮器 B ROM存贮器 C 主存贮器 D 主存贮器和外存贮器 72． 存储器是计算机系统中的记忆设备，它主要用来存放______。
A.数据 B.程序 C.微程序 D.数据和程序 73． 存储单元是指______。
A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合； 74． 相联存贮器是按______进行寻址的存贮器。
A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式 75． 双端口存储器所以能高速进行读 / 写，是因为采用______。
A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件
76． 双端口存储器在______情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同 77． 主存贮器和CPU之间增加cache的目的是______。
A 解决CPU和主存之间的速度匹配问题 B 扩大主存贮器容量
C 扩大CPU中通用寄存器的数量
D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量 78． 采用虚拟存贮器的主要目的是______。 A 提高主存贮器的存取速度 ；
B 扩大主存贮器的存贮空间，并能进行自动管理和调度 ； C 提高外存贮器的存取速度 ； D 扩大外存贮器的存贮空间 ； 79． 在虚拟存贮器中，当程序正在执行时，由______完成地址映射。 A 程序员 B 编译器 C 装入程序 D 操作系统 80． 常用的虚拟存储系统由______两级存储器组成，其中辅存是大容量的磁表面存储器。
A.cache—主存 B.主存—辅存 C.cache—辅存 D.通用寄存器—主存
81． 某SRAM芯片，存储容量为64K×16位，该芯片的地址线数目为16，数据线数目为_16_。
82． 某RAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是 19_。
83． 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线数目为19，数据线数目为_8_。 84． 某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是_0—2M。
85． 某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是0--1M。
86． 某机字长32位，存储容量为 1MB，若按字编址，它的寻址范围是_0—256K 。
87． 某机字长32位，存储容量64MB，若按字编址，它的寻址范围是_0—16MB 。
88． 某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是0—8M 。
89． 某计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是 0 ~32K 90． 计算机系统中，下列部件都能够存储信息：①主存②CPU内的通用寄存器③cache④磁带⑤磁盘。按照CPU存取速度排列，由快到慢依次为A____②③①⑤④__，其中，内存包括B___①③___；属于外存的是C__④⑤____。
91． （ × ）相联存储器是按地址访问的存储器，在cache中用来存放 块表。 92． （ √ ）动态存贮器的刷新一般有 集中式_、分散式_和 异步式_三种方式。 93． （ √ ）SRAM 速度比DRAM快，但 集程度 不如后者高。 94． （ × ）多级存储体系结构是为了解决存储器的速度问题。 95． （ √ ）Cache是为了解决CPU和主存之间速度不匹配而采用的一项重要硬件技术。
96． 97． 98． 99．
100．
（ √ ）主存与cache的地址映射有全相连、直接相连、组相连_三种方式。 （ × ）主存与cache的全相连地址映射，命中率高，代价低。 （ × ）主存与cache的直接相连地址映射，命中率高，成本低。 （ √ ）主存与cache的组相连方式，灵活、命中率高、硬件投资少。 （ × ）EPROM是指读写存储器。
1. 以知cache 命中率 H=0.98，主存比cache 慢四倍，以知主存存取周期为200ns，求cache/
主存的效率和平均访问时间。 解： R=Tm/Tc=4；Tc=Tm/4=50ns
E=1/[R+（1-R）H]=1/[4+（1-4）×0.98]=0.94 Ta=Tc/E=Tc×[4-3×0.98]= 50×1.06=53ns。
2. 已知cache / 主存系统效率为85% ，平均访问时间为60ns，cache 比主存快4倍，求主
存储器周期是多少？cache命中率是多少？ 解：因为：ta = tc / e 所以 ：tc = ta×e = 60×0.85 = 510ns (cache存取周期)
因为：e = 1 / [r + (1 – r )H]
tm = tc×r =510 ×4 = 204ns (主存存取周期)
所以： H = 2.4 / 2.55 = 0.94
3. CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200
次，已知cache存取周期为50ns,主存为250ns,求cache / 主存系统的效率和平均访问时间。
解 ：命中率 H = Ne / （NC + Nm） = 3800 / (3800 + 200) = 0.95
主存慢于cache的倍率 ：r = tm / tc = 250ns / 50ns = 5
访问效率 ：e = 1 / [r + (1 – r)H] = 1 / [5 + (1 – 5)×0.95] = 83.3% 平均访问时间 ：ta = tc / e = 50ns / 0.833 = 60ns
4. CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200
次。已知cache存取周期为40ns，主存存取周期为160ns。求：
(1)．ache 命中率H，
(2)．Cache/主存系统的访问效率e， (3)．平均访问时间Ta。
解：① 命中率 H = Nc/（Nc+Nm） = 5000/（5000+200）=5000/5200=0.96 ② 主存慢于cache的倍率 R = Tm/Tc=160ns/40ns=4
访问效率：ｅ＝ １／［r + (1-r) h］＝1／[4 + (1-4) ×0.96］
＝89.3℅
③ 平均访问时间 Ｔａ＝Ｔｃ／ｅ＝40／0.893＝45ns
5. 某计算机系统的内存储器由 cache和主存构成，cache的存取周期为45纳秒，主存的存
取周期为200纳秒。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。问：
(1) cache的命中率是多少？
(2) CPU访问内存的平均时间是多少纳秒？ (3) Cache-主存系统的效率是多少？ 解：cache的命中率H=
Nc4500?340==0.92
Nc?Nm4500Tc45==0.78=78% Ta57.4（1） CPU访存的平均时间Ta=H·Tc+(1-H)Tm=0.92×45+(1-0.92)×200=57.4ns
（2）Cache-主存系统的效率e=
6. 设某流水线计算机有一个指令和数据合一的cache，已知cache的读写时间为10ns，主
存的读写时间为100ns，取指的命中率为98%，取数据的命中率为95%，在执行程序时，有1/5的指令需要存取一个操作数。为简化起见，假设指令流水线在任何时候都不阻塞。问设置cache后，与无cache比较，计算机的运算速度可提高多少倍？ 解答： Ta = Tc*h+Tm*(1-h) Ta指= 10*0.98+100*0.02 = 11.8 Ta数= 10*0.95+100*0.05 = 14.5 Ta = 11.8*1+14.5*0.2 = 14.7 (100*6/5)/14.7 = 8
8-1 = 7 所以，提高7倍。
7. 设有一个Cache的容量为2K字，每块16字，在直接映象方式下，求:
(1) 该Cache可容纳多少个块?
(2) 如果主存的容量为256K字,则有多少个块? (3) 主存的地址格式? Cache的地址格式?
(4) 主存中的第032AB单元映象到Cache中哪一块? 解：(1) Cache可容纳的块数为:2K/16=27=128(块)
(2) 主存的可容纳的块数为: 256K/16=214(块) (3) 主存地址格式为:
区号(7位) 区内块号(7位) Cache地址格式为:
块内地址(4位)
区内块号(7位) 块内地址(4位)
(4) 主存中的032ABH单元:
032ABH=(0000 0011 0010 1010 1011)2
6区 42块 11字
8. 在一个采用组相联映射方式的Cache系统中，主存和Cache均按字节编址，按字访问，
字长为64位。Cache的容量为256KB，主存的容量为64MB。Cache的每一组有8块，每块有8个字。要求采用按地址访问方式构成相联目录表，实现主存地址到Cache地址的变换，并采用8个相等比较电路。
(1) 给出主存和Cache的地址格式，并标出各字段长度.