一、填空题：
1、半导体的硅单晶属于 结构。通常IC所用的硅片是沿硅单晶的 面切割的。金刚石，（100）
2. 一种半导体材料如果没有掺杂任何杂质，这种材料称为 半导体。半导体中的载流子包括 和 。P型Si半导体中多数载流子为 ，少数载流子为 。
3. P-N结二极管的击穿现象可以按照击穿机理分为 击穿、隧道击穿。 4. 双极型模拟集成电路中的有源器件指的是 晶体管和 晶体管。双极晶体管输出特性曲线的三个工作区为： 、 、 。 5. CMOS集成电路指的是把 和 制作在同一块芯片上。
6. 集成电路制造工艺按照制造有源器件不同可分为 工艺和 工艺。
7. SOC的中文简称为 。
8．光电子器件是 和半导体中的 相互转换的半导体器件。光子、电子
二、判断题：
1. 微电子技术、通信技术和因特网技术构成了信息技术发展的三大基础。（ × ） 2. 微电子技术的核心是集成电路，中央处理器是集成电路的标志性产品之一。（ √ ）
3. 双极集成电路中的晶体管工作机理依赖于电子或者空穴。（ × ） 4. EDA是计算机辅助测试的英文简称。（ × ）
5. 在集成电路制造工艺步骤中，光刻与刻蚀能把掩膜版上的图形转移到硅片上来。（ √ ）
6. 双极型集成电路工艺是用来制造CMOS集成电路。（ × ） 7. VHDL语言是Verilog HDL语言的缩写。（ × ）
8. 常用来制造半导体发光二极管的材料是直接跃迁晶体材料。（ √ ） 9. SOC指的是系统芯片。（ √ ）
10. 微机电系统的制造工艺与IC制造工艺是完全一样的。（ × ）
11、常用的IC设计方法有全定制设计方法、标准单元设计方法、门阵列设计方法和可编程逻辑电路设计方法等。对于性能要求很高或批量很大的产品，如存储器、微处理器等，一般
采
用
可
编
程
逻
辑
电
路
设
计
方
法
（ × ）
12、从电路原理受控源的角度本质上看，工作在饱和区的MOS晶体管本质等效为电压控制电流源；( √ )
13、标准双极型工艺中的纵向NPN晶体管的发射区掺杂浓度比集电区小；
（ × ） 14、对于一个PN结，如果反偏电压降低，耗尽区宽度将减小 ； （ √ ）
；
15、半导体激光器的工作原理是受激发射 ； （ √ ）
16、同种半导体材料在相同温度下电子的迁移率比空穴的迁移率小 ； （ × ）
17、对于处于饱和区的MOS晶体管，漏源电流随其宽长比的增大而增大 ； （ √ ） 18
、
CMOS
电
路
与
双
极
集
成
电
路
相
比
速
度
快
；
（ × ）
19、对于发光二极管，其内量子效率比外量子效率小； （ × ）
20、如果光刻胶在曝光前可溶于某种溶液而经过曝光后不可溶，则这种光刻胶为正胶（ × ）
1. × 2. √ 3. × 4. × 5. √ 6. × 7. × 8．√ 9. √ 10. × 11－20：×;√；×；√；√；×；√；×；×；×；
三、问答题：
1、摩尔定律； 2、LVS； 3、SOC； 4、MEMS；
1、简述离子注入工艺的特点；
2、简述数字集成电路的设计流程；
3、简述基于学科交叉的微电子技术的发展方向； 4、简述电路模拟在集成电路设计中所起的作用 5、简述SOC设计与一般集成电路设计相比的特点
四、综合计算题：
1. 有一块掺入施主杂质的N型半导体硅，掺杂浓度ND为1016cm-3，试问： 1）室温下该半导体的载流子浓度为多少？
2）室温下该半导体的电导率为多少？ 3）温度升高到100oC后，该半导体的电阻率增加了还是减小了？（设100oC时， ND>>ni； 室温时，硅的ni为1.5×1010 cm-3，μn=1350）
2. 设计一个实验：首先将一块本征半导体硅变成N型半导体，再设法使它变成P型半导体。 如果温度升高（600K），则P型半导体会发生什么变化？ 3.分别画出NPN和PNP晶体管的结构示意图及符号。
4. 下图是一个扩散电阻的剖面图，请根据该结构设计出相应的工艺流程。 答：扩散电阻相应的工艺流程： (1)原始材料的选取：N型轻掺杂的硅片 (2)电阻P型扩散区的制作： 初始氧化 甩胶
利用P型扩散区的光刻掩膜版 采用刻蚀技术将光刻窗口区的氧化 层刻蚀掉，并去掉光刻胶
进行小剂量的硼注入，形成P型扩散区。 (3)引线接触孔光刻 (4)金属化
淀积金属，一般是Al
利用金属连线的光刻掩膜版光刻金属连线，形成金属互连线。
5. 学习微电子学有什么意义? 集成电路发展的标志和规律是什么？ 深亚微米线制备最关键的工艺是什么？请叙述今后发展的方向和重点。
6.画出导体、半导体、绝缘体的能带示意图，并据此对三者导电性能进行分析。 7、（1）分析下面静态CMOS电路图的逻辑功能，写出输出端Ｆ的逻辑表达式
图中逻辑表达式为：F?
（2）设计一个静态CMOS电路以实现逻辑功能：（1）图中逻辑表达式为：
F?(A?B)(C?D)F?D＋A(B?C)
。
（2）根据逻辑表达式作出以下静态CMOS电路
8、如图所示为某个静态CMOS逻辑门的电路原理图，其中A、B为两个输入端，Y为输出端。根
据原理图，要求： （1）列出输入、输出端之间逻辑关系的真值表； （2）写出输出Y与输入A、B之间的逻辑关系式。 （3）指出该逻辑门是什么门？
（4）画出该逻辑门的逻辑符号。
注意：必须写出推导过程，否则以0分计。
真值表 2、Y?A?B 3、与非门 4、逻辑符号
3、答：
Y?A?B
9、计算分析题：
（１）在室温下，一块均匀掺杂的N型硅材料，其掺磷的浓度为2×1016cm-3， 另一块均匀掺杂的P型硅材料，其掺硼的浓度为3×1016cm-3。 求这两块半导体材料电阻率的比值ρNSi/ρPSi.
（２）一个硅的p-n结，n区掺杂浓度为1018cm-3，p区掺杂浓度为1016cm-3。 求该p-n结二极管的自建电势VD为多少？。
（３）分析静态CMOS组合电路图Ａ，图Ｂ的逻辑功能，分别写出输出端Ｆ的逻辑表达式；
所需用的物理常数
图Ａ 图Ｂ
1）室温下硅的本征载流子浓度ni=1.5×1010cm-3 2）室温下的K0T值K0T=0.026eV 3）电子电量q=1.6×10-19库仑
4）硅的禁带宽度Eg=1.12eV
5）硅中电子迁移率μn=1350cm2/(V·s) 硅中空穴迁移率μp=500cm2/(V·s)
其它参数如果需要可以从各种材料中查阅。 假如在室温下全部电离
?n?nq?n,??nq?p,n?ND,P?NA,?＝1因为
p?
所以
?N?P??P?NKTq?NA?pDD?n
（2）VD?lnNANDni2
图A的逻辑表达式为：F?D＋A(B?C)； 图B的逻辑表达式为：F?(A?B)(C?D)。 10. 用CMOS静态逻辑门表示出OUT=D+A.(B+C)。 答：
VDD
11. 画出一个CMOS反相器（即非门）的电路图、逻辑符号并说明CMOS反相器为什么没有静态
功耗。
D
B
C A
C D OUT = D + A ? (B + C)
A B