2006年4月考前串讲资料－计算机组成原理 31
3、CACHE的更新策略：写操作CACHE命中时，CACHE更新策略有两种：① 写直达法：将内容同时写入CACHE和主存。② 写回法：将内容只写入CACHE，当CACHE数据被替换出去才写回主存。写操作CACHE不命中时，更新策略有两种：① 按写分配法：当CACHE不命中时将该地址对应的块从主存调入CACHE。② 当CACHE不命中时将该地址对应的块不从主存调入CACHE。
4、虚拟存储器的管理方式：页式虚拟存储器是把虚拟存储空间和实际存储空间等分成固定容量的页，各虚拟页可装入中不同的实际页面位臵；段式虚拟存储器是将主存按段分配，段长度不固定，由OS为程序分配各段；段页式是前两种的结合，它将存储空间按逻辑模块分段再分成若干页通过段表和页表进行访存。
5、提高存储器工作速度的技术主要有芯片技术和结构技术。 【答案】：
芯片技术：（1）快速页式动态存储器（FPM DRAM）存储器的下一次访问可以利用上一次访问的行地址，这样就可以减少两次输入地址带来的访问延迟。（2）增强数据输出存储器（EDO DRAM）与FPM DRAM相似，增加了一个数据锁存器，并采用不同的控制逻辑连接到芯片的数据驱动电路中以提高数据传输速率。（3）同步型动态存储器芯片（SDRAM），芯片在系统时钟控制下进行数据的读出与写入。（4）相联存储器是一种按内容访问的存储器，每个存储单元有匹配电路，可用于cache中查找数据，整个存储器阵列同时进行数据的匹配操作。
结构技术：（1）增加存储器的数据宽度：将存储器的位宽展到多个字的宽度以增加同时访问的数据量，从而提高数据访问的吞吐率。（2）采用多体交叉存储器：由多个相互独立、容量相同的存储体构成的存储器，每个存储体独立工作，读写操作重叠进行，从而提高数据访问的速度。
2006年4月考前串讲资料－计算机组成原理 32
6、虚拟存储器中，页面的大小不能太小，也不能太大，为什么？ 【答案】：
虚拟存储器中，页面如果太小，虚拟存储器中包贪的页面个数就会过多，使得页表的体积过大，页表本身占据的存储空间过大，操作速度将变慢；当页面太大时，虚拟存储器中的页面个数会变少，由于主存的容量比虚拟存储器的容量少，主存中的页面个数会更少，每一次页面装入的时间会变长，每当需要装入新的页面时，速度会变慢。所以在虚拟存储器中如果页面的大小太大或太小，都会影响访存速度。
四、设计题目： 历年真题：
（2000年）1．用16K×8存储芯片构成64KB存储器，请画出逻辑图，并注明地址线．数据线．片选线．读写控制线等。（6分）
（2001年）2．（15分）用 1K × 4 片的存储芯片构成一个 4K × 8 的存储器，地址线 A15——A0（低），双向数据线 D7——D0 WE 控制读写， CE为片选输入端。画出芯片级逻辑图，注明各种信号线，列出片选逻辑式。
【分析】：用1K×4位／片的存储芯片构成一个4K×8的存储器，所需的芯片数量为：（4K×8）／（1 K×4）=8片，每两片作为一组共4组，每组内采用位扩展法组成一个1K×8的模块，4个1K×8的模块按字扩展法构成4K×8的存储器。此存储器的容量为4KB，需12位地址，选用All-A0作为地址线，A12-A15不用，各芯片的容量均为1K,需10位地址，用A9-A0向每个芯片提供地址，Al0、All通过一个2-4译码器对4个模块进行选择，每个输出控制一个模块内的两个芯片，各个模块的片选控制信号对应的输入分别为：00、01、10，
2006年4月考前串讲资料－计算机组成原理 33
11，所有作为所有芯片的读写控制信号，D7-D0为8条数据线。 【答案】：
各片选信号的逻辑式为：
（2002年）2．（15分）用2K×4位/片的RAM存储芯片构成一个8KB的存储器，地址总线为A15（高位）～A0（低位），数据总线D7（高位）～D0（低位），控制读写。请写出片选逻辑式，画出芯片级逻辑图，注意各信号线。
【分析】：用2K×4位／片的RAM存储芯片构成一个8KB（8K×8位）的存储器，所需的芯片数量为：（8K×8）/（2K×4）=8片，每两片作为一组共4组，每组内采用位扩展法组成一个2K×8的模块，4个2KX8的模块按字扩展法构成8K×8的存储器，即8KB的存储器。此存储器的容量为8KB，需13位地址（213=8K），选用A12-A0作为地址线，A13，A14A15不用，各芯片的容量均为2K,需11位地址，用A10~A0向每个芯片提供地址，All, A12通过一个2-4译码器对4个模块进行选择，每个输出控制一个模块内的两个芯片，各个模块的片选控制信号CS对应的输入分别为：00，01、10, 11，号，D7-D0为8条数据线。
【答案】：
作为所有芯片的读写控制信
2006年4月考前串讲资料－计算机组成原理 34
（2003年） 33．（15分）用 4k × 8 位 / 片的 SRAM 存储器芯片设计一个 16K × 16 位的存储器。已知地址总线为 A15 ～ A0（低），双向数据总线为 D15 ～ D0（低），读写控制信号为
（2004年）33．用 2K × 16 位 / 片的 SRAM 存储器芯片设计一个 8K × 32 位的存储器，已知地址总线为 A15 ～ A0（低），数据总线 D31 ～ D0（低）， 为读写控制信号。请画出该存储器芯片级逻辑图，注明各种信号线，列出片选信号逻辑式。
（2005年）33．用64×4位/片的SRAM存储器芯片设计一个总容量为256字节存储器，CPU地址总线为A15～A0（低），双向数据总线D7～D0（低），读写控制信号为的片选控制信号为
由上可见每年考题基本一样，同学要注意的是：① 地址线条数的计算，多少条片内地址线，多少条片选，多少条空闲。② 不要漏掉控制线。③ 画图注意布局，要规整、清晰，在演算纸上画好后再画道试卷上。
第4章 指令系统
，芯片
。请画出该存储器逻辑图，注明各种信号线，列出各片选逻辑式。
。请写出片选信号逻辑式，绘出该存储器逻辑框图，注明各信号线。
2006年4月考前串讲资料－计算机组成原理 35
一、名词解释： 历年真题： 2001年
3．堆栈：数据的写入写出不需要地址，按先进后出的顺序读取数据的存储区。 4．立即寻址方式：操作数直接在指令中给出。
六年以来就考了这2个名称解释，而且近4年都没有考，所以第四章的名称解释不是考试的重点，这里给大家列出了名词解释大家要熟悉一下，这都是本章的基本概念，有利于做选择题、改错题和填空题。
1．指令系统：计算机中各种指令的集合，它反映了计算机硬件具备的基本功能。 2．计算机指令：计算机硬件能识别并能直接执行操作的命令，描述一个基本操作。 3．指令编码：将指令分成操作码和操作数地址码的几个字段来编码。 4．指令格式：指定指令字段的个数，字段编码的位数和编码的方式。 5．立即数：在指令中直接给出的操作数。 6．指令字长度：一个指令字所占有的位数。
7．助记符：用容易记忆的符号来表示指令中的操作码和操作数。
8．汇编语言：采用文字方式（助记符）表示的程序设计语言，其中大部分指令和机器语言中的指令一一对应，但是不能被计算机的硬件直接识别。
9．伪指令：汇编语言程序所提供的装入内存中的位臵信息，表示程序段和数据段开始信息及结束信息等。且不转换成2进制机器指令。
10．大数端：当一个数据元素的位数超过一个字节或者一个字的宽度，需存储在相邻的多个字节的存储位臵时，将数据的最低字节存储在最大地址位臵的存储方式。
11．小数端：当一个数据元素的位数超过一个字节或者一个字的宽度，需存储在相邻的多个字节的存储位臵时，将数据的最低字节存储在最小地址位臵的存储方式。