称为系统级芯片,也有称片上系统,意指它是一个产品,是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术,用以实现从确定系统功能开始,到软/硬件划分,并完成设计的整个过程。从狭义角度讲,它是信息系统核心的芯片集成,是将系统关键部件集成在一块芯片上;从广义角度讲, SoC是一个微小型系统,如果说中央处理器(CPU)是大脑,那么SoC就是包括大脑、心脏、眼睛和手的系统。国内外学术界一般倾向将SoC定义为将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上,它通常是客户定制的,或是面向特定用途的标准产品。
SoC定义的基本内容主要表现在两方面:其一是它的构成,其二是它形成过程。系统级芯片的构成可以是系统级芯片控制逻辑模块、微处理器/微控制器CPU 内核模块、数字信号处理器DSP模块、嵌入的存储器模块、和外部进行通讯的接口模块、含有ADC /DAC 的模拟前端模块、电源提供和功耗管理模块,对于一个无线SoC还有射频前端模块、用户定义逻辑(它可以由FPGA 或ASIC实现)以及微电子机械模块,更重要的是一个SoC 芯片内嵌有基本软件(RDOS或COS以及其他应用软件)模块或可载入的用户软件等。系统级芯片形成或产生过程包含以下三个方面:
1) 基于单片集成系统的软硬件协同设计和验证;
2) 再利用逻辑面积技术使用和产能占有比例有效提高即开发和研究IP核生成及复用技术,特别是大容量的存储模块嵌入的重复应用等;
3) 超深亚微米(UDSM) 、纳米集成电路的设计理论和技术。 SoC设计的关键技术
具体地说, SoC设计的关键技术主要包括总线架构技术、IP核可复用技术、软硬件协同设计技术、SoC验证技术、可测性设计技术、低功耗设计技术、超深亚微米电路实现技术等,此外还要做嵌入式软件移植、开发研究,是一门跨学科的新兴研究领域。图1是SoC设计流程的一个简单示意图。 （图一）
SoC技术的发展
集成电路的发展已有40年的历史，它一直遵循摩尔所指示的规律推进，现已进入深亚微米阶段。由于信息市场的需求和微电子自身的发展，引发了以微细加工（集成电路特征尺寸不断缩小）为主要特征的多种工艺集成技术和面向应用的系统级芯片的发展。随着半导体产业进入超深亚微米乃至纳米加工时代，在单一集成电路芯片上就可以实现一个复杂的电子系统，诸如手机芯片、数字电视芯片、DVD 芯片等。在未来几年内，上亿个晶体管、几千万个逻辑门都可望在单一芯片上实现。 SoC (System - on - Chip)设计技术始于20世纪90年代中期,随着半导体工艺技术的发展,IC设计者能够将愈来愈复杂的功能集成到单硅片上, SoC正是在集成电路( IC)向集成系统( IS)转变的大方向下产生的。1994年Motorola发布的FlexCore系统(用来制作基于68000和PowerPC的定制微处理器)和1995年LSILogic公司为Sony公司设计的SoC,可能是基于IP( IntellectualProperty)核完成SoC设计的最早报导。由于SoC可以充分利用已有的设计积累,显著地提高了ASIC的设计能力,因此发展非常迅速,引起了工业界和学术界的关注。
SOC是集成电路发展的必然趋势，1. 技术发展的必然2. IC 产业未来的发展。
SoC的发展趋势及存在问题
当前芯片设计业正面临着一系列的挑战,系统芯片SoC已经成为IC设计业界的焦点, SoC性能越来越强,规模越来越大。SoC芯片的规模一般远大于普通的ASIC,同时由于深亚微米工艺带来的设计困难等,使得SoC设计的复杂度大大提高。在SoC设计中,仿真与验证是SoC设计流程中最复杂、最耗时的环节,约占整个芯片开发周期的50%～80% ,采用先进的设计与仿真验证方法成为SoC设计成功的关键。SoC技术的发展趋势是基于SoC开发平台,基于平台的设计是一种可以达到最大程度系统重用的面向集成的设计方法,分享IP核开发与系统集成成果,不断重整价值链,在关注面积、延迟、功耗的基础上,向成品率、可靠性、EMI 噪声、成本、易用性等转移,使系统级集成能力快速发展。
SoC技术的特点
半导体工艺技术的系统集成 软件系统和硬件系统的集成
SoC具有以下几方面的优势，因而创造其产品价值与市场需求： 降低耗电量 减少体积 增加系统功能 提高速度 节省成本
SoC技术与应用概念
所谓SoC技术，是一种高度集成化、固件化的系统集成技术。使用SoC技术设计系统的核心思想，就是要把整个应用电子系统全部集成在一个芯片中。在使用SoC技术设计应用系统，除了那些无法集成的外部电路或机械部分以外，其他所有的系统电路全部集成在一起。 1.系统功能集成是SoC的核心技术 在传统的应用电子系统设计中，须要根据设计要求的功能模块对整个系统进行综合，即 根据设计要求的功能，寻找相应的集成电路，再根据设计要求的技术指标设计所选电路的连 接形式和参数。这种设计的结果是一个以功能集成电路为基础，器件分布式的应用电子系统结构。设计结果能否满足设计要求不仅取决于电路芯片的技术参数，而且与整个系统PCB版图的电磁兼容特性有关。同时， 对于须要实现数字化的系统，往往还须要有单片机等参与，所以还必须考虑分布式系统对电路固件特性的影响。很明显，传统应用电子系统的实现，采用的是分布功能综合技术。 对于SoC来说，应用电子系统的设计也是根据功能和参数要求设计系统，但与传统方法有着本质的差别。SoC不是以功能电路为基础的分布式系统综合技术。而是以功能IP为基础的系统固件和电路综合技术。首先，功能的实现不再针对功能电路进行综合，而是针对系统整体固件实现进行电路综合，也就是利用IP技术对系统整体进行电路结合。其次，电路设计的最终结果与IP功能模块和固件特性有关，而与PCB板上电路分块的方式和连线技术基本无关。因此，使设计结果的电磁兼容特性得到极大提高。换句话说，就是所设计的结果十分接近理想设计目标。
2.固件集成是SoC的基础设计思想 在传统分布式综合设计技术中，系统的固件特性往往难以达到最优，原因是所使用的是
分布式功能综合技术。一般情况下，功能集成电路为了满足尽可能多的使用面，必须考虑两个设计目标：一个是能满足多种应用领域的功能控制要求目标；另一个是要考虑满足较大范围应用功能和技术指标。因此，功能集成电路（也就是定制式集成电路）必须在I/O和控制方面附加若干电路，以使一般用户能得到尽可能多的开发性能。但是，定制式电路设计的应用电子系统不易达到最佳，特别是固件特性更是具有相当大的分散性。
对于SoC来说，从SoC的核心技术可以看出，使用SoC技术设计应用电子系统的基本设计思想就是实现全系统的固件集成。用户只须根据需要选择并改进各部分模块和嵌入结构，就能实现充分优化的固件特性，而不必花时间熟悉定制电路的开发技术。固件基础的突发优点就是系统能更接近理想系统，更容易实现设计要求。 3.嵌入式系统是SoC的基本结构
在使用SoC技术设计的应用电子系统中，可以十分方便地实现嵌入式结构。各种嵌入结构的实现十分简单，只要根据系统需要选择相应的内核，再根据设计要求选择之相配合的IP模块，就可以完成整个系统硬件结构。尤其是采用智能化电路综合技术时，可以更充分地实现整个系统的固件特性，使系统更加接近理想设计要求。必须指出，SoC的这种嵌入式结构可以大大地缩短应用系统设计开发周期。 4.IP是SoC的设计基础
传统应用电子设计工程师面对的是各种定制式集成电路，而使用SoC技术的电子系统设计工程师所面对的是一个巨大的IP库，所有设计工作都是以IP模块为基础。SoC技术使应用电子系统设计工程师变成了一个面向应用的电子器件设计工程师西叉欧。由此可见，SoC是以IP模块为基础的设计技术，IP是SoC应用的基础。 5.SoC技术中的不同阶段
用SoC技术设计应用电子系统的几个阶段如图1所示。在功能设计阶段，设计者必须充分考虑系统的固件特性，并利用固件特性进行综合功能设计。当功能设计完成后，就可以进入IP综合阶段。IP综合阶段的任务利用强大的IP库实现系统的功能I。P结合结束后，首先进行功能仿真，以检查是否实现了系统的设计功能要求。功能仿真通过后，就是电路仿真，目的是检查IP模块组成的电路能否实现设计功能并达到相应的设计技术指标。设计的最后阶段是对制造好的SoC产品进行相应的测试，以便调整各种技术参数，确定应用参数。
SoC设计方法学简介
1、设计重用技术
数百万门规模的系统级芯片设计，不能一切从头开始，要将设计建立在较高的层次上。需要更多地采用I P复用技术，只有这样，才能较快地完成设计，保证设计成功，得到价格低的 SoC，满足市场需求。
设计再利用是建立在芯核(CORE)基础上的，它是将己经验证的各种超级宏单元模块电路制成芯核，以便以后的设计利用。芯核通常分为三种，一种称为硬核，具有和特定工艺相连系的物理版图，己被投片测试验证。可被新设计作为特定的功能模块直接调用。第二种是软核，是用硬件描述语言或Ｃ语言写成，用于功能仿真。第三种是固核(firm core)，是在软核的基础上开发的，是一种可综合的并带有布局规划的软核。目前设计复用方法在很大程度上要依靠固核，将ＲＴＬ级描述结合具体标准单元库进行逻辑综合优化，形成门级网表，再通过布局布线工具最终形成设计所需的硬核。这种软的ＲＴＬ综合方法提供一些设计灵活性，可以结合具体应用，适当修改描述，并重新验证，满足具体应用要求。另外随着工艺技术的发展，也可利用新的库重新综合优化、布局布线、重新验证以获得新工艺条件下的硬核。用这种方法实现设计再利用和传统的模块设计方法相比其效率可以提高２－３倍，因此，
0.35um工艺以前的设计再利用多用这种ＲＴＬ软核 2、综合方法实现
随着工艺技术的发展，深亚微米(DSM)使系统级芯片更大更复杂。这种综合方法将遇到新的问题，因为随着工艺向0.18um或更小尺寸发展，需要精确处理的不是门延迟而是互连线延迟。再加之数百兆的时钟频率，信号间时序关系十分严格，因此很难用软的ＲＴＬ综合方法达到设计再利用的目的。
建立在芯核基础上的系统级芯片设计，使设计方法从电路设计转向系统设计，设计重心将从今天的逻辑综合、门级布局布线、后模拟转向系统级模拟，软硬件联合仿真，以及若干个芯核组合在一起的物理设计。迫使设计业向两极分化，一是转向系统，利用ＩＰ设计高性能高复杂的专用系统。另一方面是设计 模 Ｍ下的芯核，步入物理层设计，使模樱托竞说男 能更好并可预测。
3、低功耗的设计技术
系统级芯片因为百万门以上的集成度和数百兆时钟频率下工作，将有数十瓦乃至上百瓦的功耗。巨大的功耗给使用封装以及可靠性方面都带来问题，因此降低功耗的设计是系统级芯片设计的必然要求。设计中应从多方面着手降低芯片功耗。
The Great Debate: SOC vs. SIP
System-in-package or system-on-chip? Even in designs with severe space constraints, the right level of integration is never an easy decision. SiP technology is showing a new level of maturity, nothing like the bad old days of custom-built multichip modules on unobtainium substrates. And SoC technology is extending its reach, with a number of vendors doing small-signal RF circuitry in vanilla-CMOS processes. How does the design team decide whether to put the RF stages on separate, optimized dice or to integrate them onto the baseband die?
In an interview with EE Times, Pieter Hooijmans, vice president and RF program manager at Philips, and Bill Krenik, wireless advanced-architecture manager at Texas Instruments Inc., continued a debate that began at a panel session at last year's Custom Integrated Circuits Conference.
EE Times: Gentlemen, to get right to the question, what is the best strategy for severely constrained mobile wireless devices today: SiP or SoC?
Pieter Hooijmans: Philips has chosen SiP, for a number of reasons that we believe are compelling. First, the SiP approach allows each functional block to be fabricated on the technology that serves it best. Despite the undeniable improvement in the performance of CMOS transistors, this is still important for RF circuitry, especially large-signal circuitry.
Second, having different modules on different dice permits a plug-and-play approach to a range of markets. You can do several different RF designs and use the appropriate one for each market
segment, without having to change the baseband logic chip, for instance. With an SoC, you are stuck with whatever you chose to put on the die.
Third, the SiP can be much more compact in the system. Because we can integrate all the RF, including the antenna switch and power amplifier, and because we can integrate high-Q passive components, we can have a single package with an antenna signal going in and digital data coming out.
Bill Krenik: Let me start by agreeing with much of what Pieter has said. We don't differ on the advantages of SiP technology. But at TI, we believe that a careful combination of SiP and SoC technology is the best solution to these applications.
When we integrate the small-signal RF circuitry onto the baseband CMOS digital die, we see real advantages in power consumption and board area. You don't get those improvements just by pulling dice into a larger package-nor does that really reduce the cost. We still keep large-signal functions, such as the antenna switch and power amplifier, outside the SoC.
Hooijmans: So we don't disagree on the value of SiP. The discussion is over where to place the small-signal RF transceiver circuitry. I agree that putting it in CMOS is one way to save a few pennies and a few square millimeters, but it's not necessarily the best way. That decision has a major impact on system partitioning.
Krenik: And I think that in today's technology, the small-signal RF fits naturally with the digital logic. It does change the system design somewhat-after all, you are now designing an RF stage with CMOS transistors that were intended for digital. But that has benefits, too. Those transistors have an ft over 100 GHz, and you have a very fine layout pitch to work with. You can take a more aggressive approach to design than is possible in older RF processes.
In particular, if the RF-to-digital interface is internal to the chip, the baseband can share information with the RF stage at a level that wouldn't be practical with separate dice. For example, the baseband processor can be used to put the RF circuitry through a self-test process and can do on-the-fly configuration to tune the RF circuits to compensate for voltage, temperature or process variations.
Hooijmans: I agree. In fact, if you implement the RF in digital CMOS, you are forced to have more digital control over the RF stage because of the limitations in the process. But you can use the same digital techniques on a die fabricated in a true RF process, and use them to optimize performance, not to make up for process shortcomings.
But I'd like to go back to the modularity issue. As the number of wireless interfaces you are trying to support goes up, do you put them all on your SoC? How would you deal with an SoC that had 10 RF interfaces on it? The signal integrity issues, the crosstalk between the inputs, even the noise from the digital baseband would be huge issues.