DSP原理与应用
大作业
姓名： 潘俊涛 班级： 应电121班 学号： 120414119
2014年6月
第1部分 概述
一、DSP简介；
当德州仪器（TI）公司在1982年研发出第一款商用数字信号处理器是，谁也不会想到它竟能给世界带来如此大的变化。从移动通信到消费电子领域，从汽 的第一代数字信号处理器仅包含了55000个晶体管，4KB内存处理指令只有5MIPS（每秒百万条）,经过二十余年的发展，单核数字信号处理器的处理能力已经达到9600MIPS的惊人速度，寻址能力高达1280MB。而第三代数字信号处理器则以其强大的数字信号处理能力、超低功耗和适合手持设备的超小型封装的等特点，较好的满足了新一代电子产品的要求。
二、DSP的发展；
20世纪60年代以来，随着信息技术的不断进步，数字信号处理系统也应运而生并得到迅速的发展。80年代以前，由于方法的限制，数字信号处理技术处于理论研究阶段，还得不到广泛的应用。在此阶段，人们利用通用计算机进行数字滤波、频谱分析等算法的研究，以及数字信号处理系统的模拟和仿真。
实施数字信号处理对数字信号处理系统的处理能力提出了严格的要求，所有运算、处理都必须小于系统可接受的最大时延。典型的数字信号处理系统的基本部分：抗混叠滤波器、模/数转换器、数字信号处理、数/模转换器和抗镜像滤波器。
以下几种问为当前实用的数字信号处理系统: 1、利用X86处理器完成实时数字信号处理 2、利用通用微处理器成实时数字信号处理
3、利用可编程逻辑阵列（FPGA）进行成实时数字信号处理 4、利用数字信号处理器（DSP）实现数字信号处理
三、DSP的特点；
DSP系统的应用领域极其广泛，目前主要的应用领域如下：基本信号处理、通信、语音、图形图像、军事、仪器仪表、控制、医疗和家用电器。DSP最大的应用领域是通信，并且军事领域是高性能DSP的天地。
众所周知，微处理器的存储结构分为两大类：冯诺伊曼结构和哈弗结构。DSP广泛使用冯.诺伊曼结构。由于冯.诺伊曼结构只有一个存储空间、一套地址总线和一套数据总线，所以运算的时候较为浪费时间，为了提高指令执行速度，现在DSP采用程序存储空号间和数据存储空间分开的哈佛结构和多套地址、数据总线。 并且现在高性能DSP采用片内高速缓存（Cache）技术以加快其处理速度。
流水线:流水线结构将指令的执行分解为取指、译码、取操作数和执行等几个阶段。在程序运行过程中，不同指令的不同阶段在时间上是重叠的，流水线结构提高了指令执行的整体速度，有助于保证数字信号处理的实时性。
硬件乘法累加单元：DSP处理器使用专门的硬件来实现单周期乘法，并使用累加器寄存器来处理多个乘积的累加。
零开销循环：是指循环计数、条件转移等循环机制有专门硬件控制而处理器不用花费任何时间。
.
特殊的寻址方式、高效的特殊指令和丰富的片外内设等特点。
四、芯片性能；
DSP器件可以分为三类:第一类应用于工业控制领域，这方面要求DSP工作稳定、可靠、集成度高、成本低；第二类是大量的低成本嵌入式应用系统，成本、集成度和功耗是最重要的原因；第三类是需要用复杂的算法对大量数据进行处理的应用。
C24x系列主要用于电机控制领域，它可以为交流感应电机、直流永磁体电机和开关激励式电机等提供高效控制，为无刷电机的变速控制提供廉价且高可行性的解决方案。内核具有一个32位算数逻辑单元、一个32位累加器、一个16位*16位乘法器。
C28x系列处理器是为控制领域的高端应用而开发的系列产品。内核提升智能32位，有两个16位*16位的乘法累加器。并且C28x系列分为三个小系列，即C280x、C281x和C2833x系列，而C2833x又为用户提供了浮点处理能力。
C62x系列是TI公司第一个采用超长指令字的DSP产品，包含6个算术逻辑单元和两个16*16位乘法器，C600系列可以在一个循环中完成8次操作。
C64x系列采用C64x内核，采用增强型超长指令字结构，改进流水线结构，支持32位或64位宽度存储器访问，最高处理能力已经达到9600MIPS。
C67x和C33是TI公司的浮点数字信号处理系列，内核包括4个浮点/定点算术逻辑单元，支持单/双精度浮点运算。
C54x和C55x系列是TI公司为便携式消费电子产品推出的16位定点信号处理器。并且C55x是在C54x基础上开发的新型低功耗、高性能数字处理器，它兼容C54x代码集，乘法器变成两个，而采用最新芯片制造技术大幅度提升DSP的主频从而提高C55x系列处理器的处理能力。
五、芯片选择；
芯片选择要注意几个因素： （1）、预算速度； （2）、算法格式和数据宽度； （3）、存储器； (4)、功耗； （5）、开发工具；
六、DSP应用系统设计流程；
有以下几步：
(1)、确定系统性能指标； （2）、核心算法模拟和验证； （3）、选择DSP芯片及其他系统组件； （4）、硬件设计和调试； （5）、软件设计和测试； （6）、系统测试、集成。
第2部分 硬件结构
TMS320C55x数字信号处理器是在C54x的基础上发展起来的新一代低功耗、高性能数字信号处理器，其软件具有C54兼容模式，极大地节省了C54x向C55x的转化时间。C55x系列采用了新的半导体工艺，其工作时钟大大超过了C54x系列处理器，CPU内部通过增加功能单元增强了DSP的运算能力，与C54x相比具有更高的性能和更低的功耗。这些特点使之在无线通信、便携式个人数字系统及高效率的多通道数字压缩语音电话系统中得到广泛应用。
一、CPU体系结构；
C55x有1条32位的程序数据总线（PB），5条16位数据总线（BB、CB、DB、EB、FB）和1条24位的程序地址总线及5条23位的数据地址总线，这些总线分别于CPU相连。总线通过存储器接口单元（M）与外部程序总线和数据总线相连，实现CPU对外部存储设备的访问。这种并行的多总线结构，可以使CPU在一个CPU周期内完成1次32位程序代码读、3次16位数据读和2次16位数据写。并且C55x根据功能的不同将CPU分为4个单元，即指令缓冲单元（I）、程序流程单元（P）、地址流程单元（A）和数据计算单元（D）。
3条读数据地址总线（BAB、CAB、DAB）与3条读数据数据总线（BB、CB、DB）配合使用，即BAB对应BB、CAB对应CB和DAB对应DB。地址总线指定 数据空间或I/O空间地址，通过数据总线将16位数据传送到CPU的各个功能单位。其中，BB只与D单元相连，用于实现从存储器到D单元乘法累加器（MAC）的数据传送。特殊的指令也可以同时使用BB、DB、和CB来读取三个操作数。
2条写数据地址总线（EAB、FAB）与2条写数据数据总线（EB、FB）配合使用，即EAB对应EB、FAB对应FB。地址总线指定数据空间或I/O空间地址，通过数据总线，将数据从CPU的功能单元传送到数据空间或I/O空间。所有数据空间地址有A单元产生。EB和FB从P单元、A单元和D单元 接受数据，对于同时向存储器写2个16位 数据的指令要使用EB和FB，而对于完成单写操作的指令只有使用FB。
二、存储空间结构；
C55x的寻址空间为16MB，当CPU从程序空间读取程序代码时，，使用24位地址，当访问数据空间时，使用23位地址。但是访问时地址总线都传送24位地址。
数据空间被分成128个主数据页（第0页到第127页），每个主数据页的大小为64KB，指令通过7位主数据页值和16位的偏移值共同来确定数据空间的任何一个地址。在第0主数据页中，前96个地址（00 0000h-00 005Fh）为存储映射寄存器（MMR）保留，相对应在程序空间有192个地址（00 0000h-00 00BFh），这段存储器为系统保留，用户不能使用该区。在C55x 中的DSP采用字寻址来读/写数据空间的8位、16位或32位数据。
程序空间：当CPU读取指令时，程序空间才被访问。CPU采用字节寻址来读取变长的指令，指令读取要和32位偶地址对齐（地址的低两位为零）。
I/O空间：C55x中DSP的I/O空间与数据/程序空间是分开的，采用16位宽的字寻址，即为每个字分配一个16位地址，其寻址范围为64KB。且I/O空间只用来访问外设寄存器，不可用来扩展外设。
三、中断和复位；
中断引脚作为低电平有效的外部中断输入引脚，由中断使能寄存器（IER）和中断模式位来屏蔽和区分优先次序。
复位引脚低电平有效，当该信号有效时，DSP将终止任务的执行并使程序指针指向FF 8000h，当复位引脚变为高电平时，DSP从程序存储器FF 8000h的位置开始执行。
第3部分 指令系统
一、寻址方式；
寻址方式是指如何指定指令和操作数所在存储空间的地址。C55x DSP 支持三种寻址模式，可以高效、灵活的对数据空间、存储映射空间、寄存器位和I/O空间进行寻址，它们是：绝对寻址、直接寻址、间接寻址模式。
绝对寻址模式又分为三种，分别是K16绝对寻址、K23绝对寻址和I/O绝对寻址。
直接寻址模式有以下几种:数据页指针（DP）直接寻址、堆栈指针（SP）直接寻址、寄存器位直接寻址和外设数据页指针（PDP）直接寻址。其中，DP直接寻址和SP直接寻址与状态寄存器ST1-55的CPL位有关：
当CPL=0，采用DP直接寻址；当CPL=1，采用SP直接寻址； 而寄存器位寻址和PDP直接寻址与CPL无关。
间接寻址：CPU支持的间接寻址模式有AR间接寻址模式、双AR间接寻址模式、CDP间接寻址模式和系数间接寻址。利用这些模式可以进行线性或循环寻址。
二、指令系统；
指令的并行执行的特征：C55xDSP的结构特点使其在一个周期内可以并行执行两条指令。C55x支持三种类型的并行指令：单指令中内置并行方式；用户自定义的两条指令间的并行方式；内置与用户自定义混合的并行方式。