第一章
一、选择题：
1． 存储单元是指______。
A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合；
2. 六七十年代，在美国的______州，出现了一个地名叫硅谷。该地主要工业是______它也是______的发源地。
A 马萨诸塞 ，硅矿产地，通用计算机 B 加利福尼亚，微电子工业，通用计算机
C 加利福尼亚，硅生产基地，小型计算机和微处理机 D 加利福尼亚，微电子工业，微处理机
3. 对计算机的软、硬件资源进行管理的是_______。 A 操作系统 B 数据库管理系统 C 语言处理系统 D 用户程序 二、填空题：
1．存储.______并按.______顺序执行，这是.______型计算机的工作原理。
2. 一般来讲，取指周期中从内存读出的信息流是________；在执行周期中从内存读出的信息流是_______。
3．计算机软件一般分为两大类：一类为________，另一类为_______。
答案：
一、1. B 2. D 3. A 二、1. 程序 地址 冯·诺依曼 2．指令流 数据流 3．系统程序 应用程序
第二章
一、选择题
1. 某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为______。
A +（1 - ） B +（1 - ） C D 2. 算术 / 逻辑运算单元74181ALU可完成______。 A 16种算术运算功能 B 16种逻辑运算功能
C 16种算术运算功能和16种逻辑运算功能 D 4位乘法运算和除法运算功能
3. 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。 A 阶符与数符相同为规格化数 B 阶符与数符相异为规格化数
C 数符与尾数小数点后第一位数字相异为规格化数 D 数符与尾数小数点后第一位数字相同为规格化数
4. 定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是______。 A - ～+（-1） B -（ -1）～+（ -1） C -（ + 1）～+ D - ～ + 二、填空题：
1．移码表示法主要用于表示.______数的阶码E，以利于比较两个.______的大小和.______操作。
2. 为了运算器的_____，采用了_____进位，_____乘除法流水线等并行措施。 3. {（26）16∪（63）16}
（135）8 的值为______。
答案：
一、1. B 2. C 3. C 4. A 二、1．浮点 指数 对阶 2. 高速性 先行 阵列 3. （58）10
第三章
例1 设有32片256K×1位的SRAM芯片。
（1） 采用位扩展方法可构成多大容量的存储器？
（2） 如果采用32位的字编址方式，该存储器需要多少地址线？
（3） 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号 和控制信号MREQ#、R/W#。
例2 设有若干片256K×8位的SRAM芯片.
(1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？ (2) 该存储器需要多少地址线？
(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ#、R/W#。
例3 设有若干片256K×8位的SRAM芯片，请构成2048K×32位的存储器。 （1） 需要多少片RAM芯片？ （2） 该存储器需要多少地址线？
（3） 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ#、R/W#。
答案： 1、解：
（1）32片256K×1位的SRAM芯片可构成256K×32位的存储器。
（2）如果采用32位的字编址方式，则需要18条地址线，因为218=256K。
（3）用MREQ#作为芯片选择信号，R/W#作为读写控制信号，该存储器与CPU连接的结构图如图，
因为存储容量为256K×32=1024KB，所以CPU访存最高地址位为A19（由A0、A1选择各字节）
注：在做这类题目时，要注意在图中标上各个信号的名称。
2、解：
(1) 该存储器需要2048K/256K = 8片SRAM芯片；
(2) 需要21条地址线，因为221=2048K，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。
(3) 用MREQ#作为译码器芯片的输出许可信号，译码器的输出作为存储器芯片的选择信号， R/W#作为读写控制信号。CPU访存的地址为A20-A0。该存储器与CPU连接的结构图如下。
(4) 译码器的输出信号逻辑表达式为：
3、解：
（1）采用字位扩展的方法。该存储器需要（2048K / 256K）×（32 / 8） = 32片SRAM芯片， 其中每4片构成一个字的存储器芯片组（位扩展），8组芯片进行字扩展。
（2）采用字寻址方式，需要21条地址线，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。
（3）因为存储器容量为2048K×32=223KB，所以CPU访存的字地址为A22-A2。用MREQ#作为译码器芯片的输出许可信号，译码器的输出作为存储器芯片的选择信号，R/W#作为读写控制信号，该存储器与CPU连接的结构图如下。
4、常用的替换算法为： 1． 不经常使用（LFU）算法： · 方法：每行设置一个计数器：每访问一次加\；替换后清\。需替换时，比较各计数器值，将最小值的行换出。 · 特点：这种算法将计数周期限定在对这些特定行两次替换之间的时间间隔内，因 而不能严格反映近期访问情况。 2. 近期最少使用（LRU）算法： · 方法：每行设置一个计数器，每命中一次清\，其它计数器加\。需替换时，比较各计数器值，将最大值的行换出。
· 特点：合理，符合程序访问的局部性理论。是目前使用较多的一种策略，能够有效的
提高命中率。
· 例： 在全相联方式下，访问存储器地址序列为2、11、2、9、7、6、4、3时，采用 LRU方式时，Cache内容变化情况（见图10）
5、1．有一个具有20位地址和32位字长的存储器，问： （1） 该存储器能存储多少个字节的信息？ （2） 如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3） 需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M， ∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3） 需要1位地址作为芯片选择。
2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问： （1） 每个模块板为1024K×64位，共需几个模块板？ （2） 个模块板内共有多少DRAM芯片?
（3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=
÷
=64 (块)
(2). 每个模块板内有DRAM芯片数为n: n=(
/
) ×(64/16)=16 (片)
(3) 主存共需DRAM芯片为：16×64=1024 (片)
每个模块板有16片DRAM芯片，容量为1024K×64位，需20根地址线(A19~A0)完成模块板内存储单元寻址。一共有64块模块板，采用6根高位地址线(A25~A20)，通过6：64译码器译码产生片选信号对各模块板进行选择。
3. 主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？
解：已知主存容量为4MB，虚存容量为1GB ∵
＝4M ∴物理地址为22位