第3章习题解答(3)

Y1&Y2&Y3&YA>BA>BABYA>BA

3-14 试用74HC153组成八选一数据选择器。

解：在八选一数据选择器中，需要三个地址码，而四选一数据选择器只有两个地址码，于是需要用使能段S端作为第三位地址码的输入端。其逻辑图如图3-14所示。

≥1A0A1A21A0A1S1Y1Y274HC153S2D20D21D22D4D5D6D10D11D12D13D0D1D2D3图3-14

3-15 试用3线-8线译码器74HC138和与非门分别实现下列逻辑函数。 （1）Z?ABC?A(B?C) （2）Z?AB?BC

解：（1）Z?ABC?A(B?C)?ABC?ABC?ABC?ABC? （2）Z?AB?BC?ABC?ABC?ABC?

?m(1,2,3,7)

?m(3,6,7)

11

电路如图3-15(a)(b)所示。

图3-15

3-16 试用八选一数据选择器74HC151分别实现下列逻辑函数： 1）Z?F(A,B,C)??m(0,1,5,6) 2）Z?ABC?A(B?C) 解：（1）Z?F(A,B,C)??m(0,1,5,6)

（2）Z?ABC?A(B?C)?ABC?ABC?ABC?ABC??m(0,1,3,5)

电路如图3-16(a)(b)所示。

图3-16

3-17 试用3线-8线译码器74HC138和与非门实现如下多输出逻辑函数： ???Z1?AB?C?

?Z2?AB?AC?ABC

12

解：

Z1?ABC?ABC?ABC?ABC?ABC??m(1,3,4,5,7)Z2?ABC?ABC?ABC?ABC??m(0,1,3,6)电路如图3-17所示。

Z2&Z1&Y0Y1Y2Y3Y4Y5Y6Y774HC138A2A1A0ABCS1S2S31

图3-17

3-18 试设计一个能实现两个1位二进制全加运算和全减运算的组合逻辑电路。要求用以下器件分别构成电路。 （1）用适当的门电路；

（2）用3线—8线译码器74HC138及必要的门电路； （3）用双4选1数据选择器74HC153及必要的门电路。

解：根据题意可列出1位全加器和全减器的真值表如表3-18所示。全加和全减两种运算必须设置1控制信号，记为M，并设M?0作全加运算，M?1作全减运算。

表3-18 全加/全减器真值表 M A B CI 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1

CO S 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 M A B CI 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 CO S 0 0 1 1 1 1 1 0 0 1 0 0 0 0 1 1 13

将加/减控制信号M作为一个输入变量，可得出一位全加、全减器的输出函数如下：

S??m(1,2,4,7,9,10,12,15)， CO??m(3,5,6,7,9,10,11,15)

（1）利用门电路设计，将给定的输出函数S，CO利用卡诺图等方式化简，并进行逻辑变换，得到：

S?ABCI?ABCI?ABCI?ABCI?A?B?CI

CO?BCI?MACI?MAB?MACI?MAB?BCI?(CI?B)?(M?A)

利用异或门及与或门构成的1位全加、全减运算电路，如图3-18(a)所示。

SCO=1≥1&&=1=1≥1ABCIM

图3-18(a)

（2）用3线—8线译码器74HC138及必要的门电路设计；

S?Y1?Y2?Y4?Y7?Y9?Y10?Y12?Y15，CO?Y3?Y5?Y6?Y7?Y9?Y10?Y11?Y15

电路如图3-18(b)所示。

SCO&&Y0Y1Y2Y3Y4Y5Y6Y7Y0Y1Y2Y3Y4Y5Y6Y774HC13874HC138A2A1A0S1S2S3A2A1A0S1S2S31ABCIM图题解3-18(b)

14

（3）用双4选1数据选择器74HC153及必要的门电路设计：

S??m(1,2,4,7,9,10,12,15)?M(ABCI?ABCI?ABCI?ABCI)?M(ABCI?ABCI?ABCI?ABCI)CO??m(3,5,6,7,9,10,11,15)?M(ABCI?ABCI?ABCI?ABCI)?M(ABCI?ABCI?ABCI?ABCI) 电路如图3-18(c)所示。

SABCIMA1A0S1COY274HC153D23D22D21D20≥1&≥1&Y1D10D11D12D13S1

图3-18(c)

3-19 判断图3.52所示电路是否存在险象。如果存在险象，如何克服？

图3.52

解：①对电路图3.52(a)，其逻辑表达式为：Y1?AB?AC，当B?1，C?0，Y1?A?A，所以存在静态1险象。在函数中增加冗余项BC项使函数变为Y1?AB?AC?BC即可，如图3-19所示。

15

&AB&≥1Y1&C1

图3-19

②对电路图3.52(b)，逻辑表达式为：Y2?(A?B)(B?C)?AB?AC?BC?BB，

16

电路有险象。可以采用封锁脉冲消除。