学 院 班 级 东北大学考试试卷（A卷） …总分 一 二 三 四 五 六 七 八 九 十 … … 2008—2009 学年第 1 学期
…课程名称： 微型机原理(含单片机) …○…┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄ …学 号 …… …密姓 名 …… …… …○……………封……………○…………线……………………… ……… 得分 一、选择题（10分） 1. 假设存储器中从7462H单元开始的四个相邻字节单元中的内容依次是32H，46H，52H，0FEH，则存放字数据0FE52H的地址是 C 。 A.7462H B.7463H C.7464H D.7465H 2. 一个SRAM芯片，有14条地址线和8条数据线，则该芯片最多能存储ASCII码字符的个数是 A 。 A．16384 B. 32768 C. 256 D. 14 3.在数据传送过程中，不需要 CPU 介入的是 C 。 A.无条件传送 B.查询方式 C. DMA 方式 D.中断方式 4.下列哪条指令访问 I / O 端口进行读操作是合法的 A 。 A.IN AL, DX B.IN AL, 100H C.IN AL, BL D.IN DX, AL 5. 为了解决CPU与外部设备工作速度的不一致，在I/O接口电路中，输入必须有 B ，输出必须有_____A_____。 A．锁存器 B. 缓冲器 C. 译码器 D. 控制器 6. 一般情况下，CPU的复位和启动信号是通过 RESET引脚上的触发信号来执行的。8086CPU维持复位状态的信号为① B ，CPU复位结束开始工作时，从② C 处开始执行程序。8051单片机复位后则从③ A 开始执行指令 ① A. 低电平 B. 高电平 C. 上升沿 D.下降沿 ② A. CPU的0000H B. CPU的FFFF0H C. 内存的FFFF0H D. CPU的0000H ③ A．程序存储区0000H B．程序存储区FFFF0H
C．数据存储区0000H D．数据存储区FFFF0H
7. 微处理器是微型计算机的核心，随着电子技术的发展，CPU的集成度越
来越高，性能也有大幅度提高。微处理器最主要的性能指标有 C
和 D 。 A．内存 B. 硬盘 C. 主频 D. 字长 E. 显存 F.操作系统 8. 与8086不同，8051存储器在物理结构上分为程序存储器空间和数据存储器空间，这种结构形式称为哈佛结构。8051片外程序存储器和数据存储- 1 - 器分别最大可扩展为① B 和② B 。程序存储器和数据存储器在地址空间上是重叠的，8051单片机通过③ C 区分这两个逻辑空间的。
① A．64M B．64K C．64K D．32K ② A．64M B．64K C．32K D．64M ③ A．地址 B．译码器 C．指令 D．时钟 9. 下述产生片选信号CS的方法中，被选中芯片不具有唯一确定地址的是 A 。 A．线译码或部分译码 B. 仅部分译码 C. 仅线译码 D. 全译码 10.将CPU、一定量的RAM、ROM以及I/O、定时/计数器等集成到一个芯片
上，构成单片机。以下 C 是 8051单片机所没有集成的功能。 A.定时器 B.串行口 C.数模转换器 D.中断控制器 11. I/O设备与 CPU 之间交换信息，其状态信息是通过 B 总线传送给 CPU 的。 A．地址 B．数据 C．控制 D．三者均可 12．在8086/8088系统中，I/O具有单独的寻址空间和操作指令。8086/8088进行I/O访问的地址空间为 B 。 A．FFFF0H – FFFFFH B. 0000H-FFFFH C．F0000H – FFFFFH D. 0000H-F000H
13．在一个基本总线周期，8086引脚 A19/S6～A16/S3 在T1输出地址信
息，在 C 输出状态信息。
A．T1、T2 B.T1、T2、T3 C．T2、T3、T4 D. T1 14．在串行接口标准中，RS-232-C被广泛使用。它的逻辑“1”对应的电平为 B 。
A．3.6V — 5V B. -3V — -15V
A．-3.6V — -5V B. 3V — 15V 得分 (1) CPU停止当前操作（三态总线呈高阻状态）, CPU 内部除 CS 外，
二、填空题（10分）
1．微型计算机是由的 CPU(微处理器) 、存储器、 I / O 接口电路和系统总线构成。
2. 8086 / 8088 CPU 主要由 BIU(总线接口部件) 、 EU（执行部件） 两大部件组成。
3.在高性能微型计算机系统中，常采用Cache（缓存）、 主存 和 外存 其余寄存器和指令队列均被清0; CS为FFFFH
(2) CPU 执行 FFFF0H 处的指令．
2．CPU和外设之间的数据传送方式有哪些？ 答：
程序方式，分为无条件传送方式和条件传送方式； 中断方式； DMA方式。
3．什么叫端口？ 8255A 的端口选择信号 A1和A0 是如何区分其不同的三级存储系统。
4．8086CPU从 INTR 引脚接收可屏蔽中断请求信号，若标志位 IF = l ，则 CPU 在结束当前指令后，从 INTA 引脚发出中断响应信号。
5．在存储器系统中，实现片选译码信号的方法有： 全译码、 部分译码 、 线译码 。
6．8253内部有 3 个计数器，假设时钟输入频率为100kHz，若欲计时1mS，则计数器的初始值应设置为 100 。
7． 分辨率是A/D转换器的一项重要性能指标，它表明了能够分辨最小的量化信号的能力。对于一个12位的A/D转换器，它能分辨的最小量化信号的能力为 4096 位。
8．存储器和CPU连接时，需要考虑三方面的问题，分别是： ① 高速CPU和较低速度存储器之间的速度匹配问题 ② CPU总线的负载能力问题 ③ 片选信号和行地址、列地址的产生机制
9．CPU从I/O接口的 状态寄存器 中获取外设的“忙”,“闲”和“准备好”等信息。CPU从 l / O 接口的 控制寄存器 向外设发“启动”或“停止”等信号。
10．8051单片机中断系统中提供了 5 个中断源，并实现两级优先级
管理。在同等优先级下，五个中断都请求， 串行通讯口中断 的响应优先级最低。
11.8086的中断有一个强有力的中断系统，可以处理 256 种不同的中断。从产生中断的方法来分，这些中断可以分为 硬件中断 、 软件中断 。中断向量表放在内存的 0段的0-3FFH 区域。
三、简答题（20分）
1．8086CPU 接到 Reset 复位信号后，要完成哪些操作？
答：
- 2 -
端口？ 答：
端口是指 CPU 可以访问的接口中的寄存器。
8255A 有四个端口地址，它们由端口选择信号 A1 A0来区分。
AlA0 ＝ 00 ― 访问 PA； AlA0 ＝ 01 ― 访问 PB； AlA0 ＝ 10 ― 访问 PC；
AlA0 ＝ 11 ― 访问 控制端口 。
4．在模拟信号送入 A / D 转换器输入口之前，常常有“采样保持电路”，简述“采样保持电路”的功能；在什么情况下，可以省略“采样保持电路” ? 答：
使模拟信号在采样时刻能保持稳定，以便 A / D 转化有充分时间；当模拟信号变化缓慢，在 A / D 转化期间基本保持不变。可以省略。 5．作为一种常用的单片机，8051单片机为使用者提供的资源有哪些？ 答：
1个8 位算术逻辑单元； 32 个I/O 口4 组8位端口； 2个16 位定时计数器； 1个全双工串行通信口；
5个中断源，两个中断优先级的中断管理器； 128 字节内置RAM；
独立的64K 字节可寻址数据和代码区。 6、简述下面两条指令分别是什么语法错误？ (1) MOV [BX],[SI] (2) MOV AX，DL 答：
(1)存储器单元之间不能进行数据传送
(2)8位寄存器与16位寄存器之间不能进行数据传送
7.设执行前SI=1000H,DS=2000H,存储单元(21000H)=1245H,下面二条指令分别执行后BX中的值各是多少? ① MOV BX,[SI] BX=1245H
② LEA BX,[SI] BX=1000H
8. 比较软件、硬件和可编程定时/计数器用于定时的特点。
答：软件定时一般根据要求设计一个时延子程序，其优点是成本低；缺点是CPU利用率低，且定时间隔不准确。
硬件定时会增加相应的硬件设备，使硬件成本增加，但可以不占用CPU，并且定时准确；不过一旦硬件设计制作好后，不便于更改定时间隔。
用可编程定时/计数器可以兼顾前两者的优点，即定时信号的产生由专门的硬件电路产生，定时准确且CPU利用率高，并且可以通过程序更改定时间隔而不改变硬件电路。
9. 微处理器内部一般有哪些基本部件组成？试简述它们的主要功能。 答：算术逻辑单元ALU（运算器）。对二进制进行算术和逻辑运算的部件；
控制与定时单元（控制器）。发布操作命令的机构，执行程序时负责取出指令、分析指令、执行指令
内部总线负责在微处理器内部各部件之间传送信息，总线缓冲器用来隔离微处理器内部和外部总线，避免总线冲突
寄存器阵列用于临时存放数据和地址
10. 列出8086/8088 CPU接口部件（BIU）和执行部件（EU）的主要组成及其寄存器。
BIU：段地址寄存器CS、DS、SS、ES；
16位指令指针寄存器IP； 20位地址加法器; 输入输出总线控制逻辑等。 EU：运算器； 控制器；
通用寄存器AX、BX、CX、DX
专用寄存器BP、SP、SI、DI 16位标志寄存器FR。
11. 设DS=4500H，AX=0508H，BX=4000H，SI=0320H。当8088 CPU在最小模式下执行指令MOV [BX+SI+0100H],AX时，各控制信号M / IO、DT/R、/RD、/WR在有效期间的状态分别是什么？数据总线和地址总线上的数据分别是多少？
答：IO/M低、DT/R高、/RD高、/WR低;
数据总线：0508H； 地址总线：49420H。
12. 常用存储器片选控制方法有哪几种？它们各有什么优缺点？
答：线选法：CPU高位地址不经过译码，直接分别连接各存储芯片的片选端以区别各芯片的地址。连线简单，不需译码器；但容易产生地址冲突，且地址空间不连续。
全译码：所有高位地址全部参与译码，译码输出作为各芯片的片选信号。各组芯片之间不存在地址重叠和冲突问题，每个单元地址是唯一的；缺点是译码电路比较复杂，译码器输出有时不能全部利用。
部分译码法：只选CPU高位地址总线中的一部分进行译码，以产生各个存储芯片的片选控制信号。部分译码法能充分利用译码器；但存在地址重叠。它是介于全译码法和线选法之间的一种片选方法。
- 3 -
得分 四、分析题（20分）
1．采用异步串行通讯的双方遵循MODBUS协议的RTU方式，传送一个字节，约定1位停止位，没有校验位，请回答：
(l) 若发送方向接收方发送字节数据D5H，请在图上画出接收方收到的数据帧波形（横坐标的单位为：1/波特率）。 (3分)
(2) 如果波特率为 4800 波特，问每秒钟最多可传多少个字符？(2分)
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 T 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 T 答：(1)
(2) 帧格式为10位，4800/10 = 480 ，故最多可传送 480 个字符．
2．在一8位计算机系统中,扩展EPROM（2716）程序存储芯片，2716的译码电路如图所示：
(1)根据图中信息确定该存储器的容量；(2分)
(2)写出2716选通时地址线A19～A11的状态(3分) (3)写出2716所占用的地址范围(2分)；
(3)2716内第一个存储单元的地址有几个，各是多少。(2分)
答：
- 4 -
A19 A18 A17 A16 A 15 A 14 A 13 A 12 A ll = 0010010XX； 地址范围：
Y0：20000H一2FFFFH, Y1：24000H一25FFFH 第一个存储单元：四个地址24000H，24800H，25000H，25800H
3．下图分别是 8086 CPU 工作在最小模式下的读、写操作时序图，根据图回答下列问题。
图a) 图b)
（1）在执行: IN AL, 90H 指令过程中，CPU的操作时序符合图a)和图b)中的那一个？，90H在什么时间出现在CPU那些引脚上？M/IO、RD、WR引脚分别为何种信号?（3分）
（2）若AL=80H，在执行: MOV [90H], AL 指令过程中，CPU的操作时序符合图a)和图b)中的那一个？，80H和90H在什么时间出现在CPU那些引脚上？M/IO、RD、WR引脚分别为何种信号?（3分）
答：
(1) 符合图a，在 T1一 T2期间 90H 出现在 AD0一 AD15上 M/IO：低电平；RD：T2-T4为低电平；WR：高电平
(2) 符合图b，在 T1一 T2 期间 80H 出现在 AD0一 AD15上；
在 T3 一 T4期间 F0H 出现在 AD0一 AD15上 M/IO：高电平；WR：T2-T4为低电平；RD：高电平
得分
五、设计题（10分）1. 某微机系统总线提供以下信号：地址线A0～A15，数据线D0～D7，控制线/WR、/RD。试用两片静态RAM 芯片6264（8K?8bits），扩充为16K?8bits的存贮器系统。(10分)
要求：
(1)单片存储器寻址需要多少根地址线？并在图中虚线椭圆中写出地址下标(2分)。 (2)假如扩充的存贮器空间为2000H开始的连续存储区，添加合适的元器件，画出电路连线图(4分)。
(3)写出各个RAM芯片的地址空间(4分)。
CPU
/WR /RD A15 A14 A13 A12 /CS /OE /WE /CS /OE /WE 0# RAM 1# RAM A ~A0 D7~D0 A ~A0 D7~D0 A0 D7~D0
- 5 -
2. 8253计数器通道0输出控制一个发光二极管，有一1MHz的时钟源，要求采用 通道1和通道0级联。实现发光管亮2秒、灭2秒的间隔连续工作方式。（10分）
（1）设计数器0的端口地址为1800H，选择CPU和合适的译码、所存器件，画出
8253与CPU的三套总线连接。（2分）
（2）令通道1输出周期为4mS，确定两个计数器工作方式并计算计数初值。（4分） （3）按以上要求编写8253程序，并给出详细注释(汇编语言、C语言均可)。（4分）