思考题：
题6.1.1衡量存储器性能的重要指标是 和 。
（A）存取速度 （B）存储容量 （C）集成度 （D）功耗 答：A、B
题6.1.2 第一次读写操作到第二次读写操作的最短时间间隔称为存储器的 。
（A）读写周期 （B）存取时间 （C）访问时间 （D）都是 答：A
题6.1.3 DRAM存储的信息掉电不丢失（ ）；
DRAM不用刷新电路，存储的信息不丢失（ ）； SSRAM不用刷新电路，存储的信息不丢失（ ）； ROM存储的信息掉电不丢失（ ）。
答：×、×、√、√
题6.1.4 QDR SDRAM 为 。
（A）同步动态随机存储器 （B）异步静态随机存储器
（C）2倍速同步随机存储器 （D）4倍速同步动态随机存储器 答：D 思考题：
题6.2.1 随机存储器主要由 、 和 三部分构成。
（A）存储矩阵 （B）地址译码器（行、列地址译码器） （C）读/写控制电路 （D）I/O端口 答：A、B、C
题6.2.2 SRAM静态是用MOS管构成的锁存器存储信息，相对于动态RAM所用MOS管 。
（A）速度快 （B）功耗小 （C）集成度高 （D）功耗大 答：D
题6.2.3 二元寻址分 和 。一元寻址经过译码后字线 ，占用芯片面积 。因此在存储量比较大时，二元寻址是比较经济的寻址方式。
（A）行地址译码器 （B）较大 （C）列地址译码器 （D）较多 答：A、C、D、B
题6.2.4 DSRAM栅极电容需要定期地充电刷新的原因是 ，每次刷新为一 的存储单元刷新。
（A）电容丢失电荷 （B）锁存器掉电信息丢失 （C）行 （D）列 答：A、C
1
题6.2.5 四管动态存储单元电路不需要灵敏恢复/放大电路的原因是 。
（A）输出高电平的电位足够高 （B）输出低电平的电位足够高 （C）电容可以存储电荷 （D）用锁存器的输出存储电平 答：A、D
题6.2.6 单管DRAM位线上的分布电容电荷大，降低了存储高电平的电位，仅达到 V，因此需要增加灵敏恢复/放大电路放大电压，达到高电平的值。
（A）0.1V （B）0V （C）0.2V （D）1V 答：A
题6.2.7 DRAM2116结构图中增加了刷新计数器的目的是 。
（A）周期为每列存储单元刷新 （B）周期为每行存储单元刷新 （C）周期进行行译码 （D）周期读/写数据 答：B
题6.2.8 用16K×1的动态随机存储器RAM2116扩展为存储容量32K×16的存储器需要多少片RAM2116 。
（A）32 （B）64 （C）128 （D）256 答：A
题6.3.1 只读存储器和随机存储器的主要区别是在正常工作电压的情况下，只能 。断电后，存储的数据 。
(A) 写入数据 (B) 不会丢失 (C) 读出数据 (B) 丢失 答：C、B
题6.3.2 PROM的组成结构是 、 和 。 （A）读/写控制电路 （B）读出三态缓冲电路
（C）存储矩阵 （D）地址译码器 (E) 刷新电路 答：A、C和D
题6.3.3 只读存储器向存储单元写入数据时，需要加入 。 （A）使能片选信号 （B）高电压
（C）存储电荷 （D）选通地址 答：B
题6.3.4 将8K×4存储容量的只读存储器扩展为32K×8的只读存储器，需要 片存储器。
（A）2 （B）4
（C）8 （D）16 答：C
习题与自检题
习题6.1 有一个64×1位的RAM。
2
1）该RAM仅具有基本译码电路，则地址译码器中应有多少个或非门？每个或非门应有多少个输入端？
2）若该RAM中的基本存储单元排列成16×4存储阵列，则行、列译码器各应有多少个或非门？每个或非门应有多少个输入端？
3）若该RAM中的基本存储单元排列成8×8存储阵列，那么行、列译码器各应有多少个或非门？每个或非门应有多少个输入端？
上述方案中_________种最省译码电路中的门电路？ 答：1） 六输入或非门64个。
2） 行译码器：四输入或非门16个；列译码器：二输入或非门4个。 3） 行、列译码器各应有三输入或非门8个。
4） 最后一个方案最佳，因为用的或非门最少，且输入端个数最少。
习题6.2 用2K×8位EPROM2716构成4K×8位的EPROM，共需多少片？画出扩展的EPROM逻辑图。
解：EPROM2716是2K×8位的EPROM，若扩展成4K×8位的EPROM，只需扩展地址位，将地址位加倍，共需2片EPROM2716。扩展的EPROM逻辑图如习题6.2答图所示。
A11（CS） OE/PGM
EPROM D0—D7 EPROM D0—D7
1 A0～A10 2716 2716
（1） （2）
习题6.2答图 2716地址位扩展图
G1 习题6.3 分析题图6.1所示的RAM读 G4 G2 1 1 R/W & 写控制电路。结合电路的结构，分析电
路的工作原理，并归纳控制电路在读出 G3 & 1 和写入时控制线所应处的状态。
CS 答：从题图6.1电路的结构可知，门 G5 UDD & G1～G5为读出、写入的控制部分，门G6、
T2 G7和MOS管T1、T2组成三态输出，为读 G6 G8 出数据通道，而门G9～G14为写入数据通 T1 & 1 道。
在CS=0条件下，R/W的状态将决定 G2，G3哪个门开。
当R/W=1时，G2开，输出为1，G3关， 输出为0，于是G4输出为0，G5输出为1。
G4输出0使G6、G7中有一个处于开 I/O 的状态。如D=0（D=1），则G8输出1， G7关，G6开，使T1截止，T2导通，I/O=1， 即内存单元的内容送往I/O线，I/O状态同
3
G9 1 G10 1 G7 G11 & G12 & G13 1 G14 1 D D 题图6.1 习题6.3RAM读写控制电路
D的状态。因为G5输出为1，故G11，G12关，即I/O向内存单元传送数据的通道被切断，这种情况称为读出。
当R/W=0时，G3开，G2关。G5输出为0，G4输出1，G6、G7被关，内存向I/O线传送数据的通道被切断，而G11、G12中有一个处于开的状态。当I/O=0时，G11关，G12开，D=0；当I/O =1时，G11开，G12关，D=1，I/O单元向内存传送数据。这时称为写入。
在CS=1条件下，G3、G2都被关闭，G4、G5输出均为高，门G6、G7和G11、G12全关，即I/O线和内存单元传送数据的通道均被切断，不能进行读出和写入的操作。
根据以上分析可知，读、写控制电路读出和写入的条件是： 读操作： CS=0 R/W=1 写操作： CS=0 R/W=0
习题6.4 试用SD805 32×8 bit PROM构成容量为512×8 bit PROM。
解：题目要求扩大存储器的地址（字数）。 一个SD805 容量是32字×8位，可允许输入来扩展字数，即每片一个字组，通过外加译码器4线-16线译码器分别选中每一片，也就将该字组的32个字选中。经扩展后为9位地址码，可选中512个字，其电路连接图如习题6.4答图所示。9位地址码A8A7A6A5A4A3A2A1A0中，A8为最高位，A0为最低位。当4-16线译码器输入A8A7A6A5=0000时，F0输出有效，选中SD805-（1），决定0～31字，当A8A7A6A5=0001时，选中SD805-（2），决定32～63字......，其余类推。当A8A7A6A5=1111时，选中SD805-（16），即决定480～511字。
D1D2 D3 D4 D5 D6 D7D8 D1D2 D3 D4 D5 D6 D7D8 D1D2 D3 D4 D5 D6 D7D8
CS SD805（1） CS SD805（2） CS SD805（16）
A0 A1 A2 A3 A4 A0 A1 A2 A3 A4 A0 A1 A2 A3 A4
F0 F1 F15 4-16译码器 A0 A1 A2 A3 A4 A0 A1 A2 A3 SA
A5 A6 A7 A8 0
地址输入
习题6.4答图 习题6.4电路图
习题6.5 试用5G2112 256×4 bitRAM构成容量为512×8 bitRAM。5G2112的逻辑示意图如图题图6.2所示。
4
A0 A1 A2 A3 I/01 I/02 I/03 I/04 行 译 码 存储矩阵 32×32 输入 数据 控制 列I/O 列译码 A4 A5 A6 A7 CS R/W 1 & 题图6.2 习题6.5图
解：5G2112是256×4 bit静态RAM，由题图6.2看出，5G2112是采用二元寻址和三态输出结构。片选信号CS是低电平有效，当电路选通之后，若要写入，则令读/写控制端R/W=0，输入三态门打开，数据便写入存储器；与此同时，输出三态门被关闭，切断了输出与数据总线的联系。若要读出，则令R/W=1，输入三态门被关闭，而输出三态门被打开，因而存储数据被读出（注意：输入三态门是高电平选通，输出三态门是低电平选通）。
用四片5G2112RAM构成512×8 bitRAM的电路连接示意图如习题图6.5答图所示。 先进行字长扩展，为此将片（1）与片（2）的地址A0～A7、片选CS、读/写控制端R/W对应并接起来，数据端I/O分别接到数据总线的低四位D1～D4和高四位D5～D8，这样一来就扩展成256×8 bitRAM；片（3）与片（4）也进行同样的处理。然后再将它们进行地址扩展，这里不必增加译码器，因为只增加一个地址变量A8，所以用一个非门，将非门的输入端A8和输出端A8分别接到片（1）、（2）和片（3）、（4）的CS端，并将R/W端、A0～A7、数据端I/O等对应连接，这样就得到512×8bitRAM。
D8 D5 D4
D1
I/05 I/08 I/05 I/08
（2） （4） I/01～I/04 I/01～I/04 A0 （3） （1） A7 CS R/W CS R/W 1 A8
R/W
习题6.5答图 习题6.5电路连接图
习题6.6 试分析题图6.3所示的随机存取存储器（RAM）电路。 1）存储器的总容量和字长是多少？
5