回编操作步骤：
1．当用户在Allegro中对零件Auto Rename完成后，在当前目录下面会产生一个文档Rename.log ,打开文档可以看到是下面的形式的排列
2。Capture在执行Back annotate时选择Layout，选择相应swap文件就可以了??Pin swap与Gate Swap只有编辑相应swp文件就可以了，不同的是需要记下swap过的零件，以便编辑swp文件。
第二种，针对Cadence产品的直接导入方式，也称为新转法
优点：导入方便，不需要Device档，而且可以把对symbol，net等的相关设定一起导入Allegro，对于做过rename，swap，net logic等修改可以方便直接back annotate到Capture原理图中
缺点：在Capture中要定义好所有零件的Pin name，Pin number以及Footprint，Pin name、number不能重复，如果Pin type为Power则Pin name允许重复
主要特点：
Capture9.2以后的版本，即从9.2.1开始Capture针对Allegro提供了一种新的转netlist的方法，这种转法使Allegro与Capture沟通更加紧密，操作也更加简单。这种转法除了可以把一基本信息带到PCB Layout中，还可以把一些layout时用到的设定、约束通过网络表带到Allegro中，使工程师在设计电路时就可以大致了解PCB板子上的布线情况，从而也节省了Layout工程师的时间，提高了工作 效率。
优点：导入方便，不需要Device档，而且可以把对symbol，net等的相关设定一起导入Allegro，对于做过rename，swap，net logic等修改可以方便直接back annotate到Capture原理图中
缺点：在Capture中要定义好所有零件的Pin name，Pin number以及Footprint等设定，Pin name、number不能重复，如果Pin type为Power则Pin name才允许重复
注意事项：
一.Capture原理图的准备工作 1。Part的Pin的定义
为了能顺利产生网络表，必须对Part Pin的Name、Number和Type都要定义好，并且同一Part的Name和Number是不能重复的，只有当Pin Type为Power是Pin Name才允许相同
注意：如果一个零件的Power Pin有好几种Pin Name，而不同的Pin Name的Pin要接相同的Net，如：Pin name为VDD但需要接到VCC,而且Pin name为VSS也要接到VCC，此时就必须对Capture 里的零件Part做一些设定Part-Edit Properties
2。Part的PCB Footprint的定义
Edit-Properties出现下面窗体，设定PCB Footprint
3。不同Part的Device设定必须不同
Edit-Properties在DEVICE栏设定值，不同Part的值不能相同，或者干脆不命名生成网表时CAPTURE会自动命名，使用他的封装，参数，还有其他的属性给他联合命名即类似“CAP NP_0805_0.1U”这就是自动命名的结果
4。NC Pin 定义
有的时候工程师在建Capture零件的时候会把没有连接Net的Pin省略，而这些Pin在Layout实际零件上是有的，针对这种情况需要对Capture里的零件Part做一下
设定：
在Capture中双击Part进入Edit Properties新增一项NC Property，点击
或
，出现右边的窗体：
5。非法字符
有些字符在导入网络表时是不允许的,例如: ‘ ！ 二. Capture to Allegro的新特性：
可以在Capture中就Part以及Net的相关设定定义好，把这些信息一起导入到Allegro中。 选择：
导入后Allegro中就有了相关设定：
操作步骤：
1。在Capture里执行Create netlist 选择Allegro，勾选Create Allegro Netlist，选择输出的路径
注意：这里产生的Netlist 有好几个文件，所以只要选择路径就可以了 2。在Allegro中执行Import Logic选择Cadence， 点选Capture选择Netlist路径就了
? Capture产生网络表直接输出到Allegro板子
这种方法直接可以把网络表输出到Allegro板子并在Allegro中打开 在Create Netlist窗体中选择：Create or Update Allegro Board