东北大学秦皇岛分校
计算机与通信工程学院
计算机组成原理课程设计
专业名称 班级学号 学生姓名 指导教师 设计时间
计算机科学与技术
2018.12.29~2019.1.4
课程设计任务书
专业：计算机科学与技术 学号：20167275 学生姓名（签名）：
设计题目：指令系统及七段译码器设计
一、设计实验条件
综合楼1207实验室
二、设计任务及要求
总设计要求：
总线结构:单总线，数据总线位数8位、地址总线8 位；
存储器:内存容量64K*8bit 控制器:用硬联线控制器实现26位微操作控制信号； 运算器:单累加器，实现加、减等8种操作； 外设：
输入：用开关输入二进制量；
输出：7段数码管和LED显示 指令系统规模：64条指令，7种类型，5种寻址方式。 本组设计任务：
1. 指令系统设计： 10、15、30、42、60号指令； 2. 模型机硬件设计：七段译码器 3. 数字电路设计：四路数据分配器
三、设计报告的内容
1. 设计题目与设计任务（设计任务书）
题目：指令系统及地址总线设计 设计内容如下： 1. 指令系统设计：
10号指令：ADDC A,@R? 将间址存储器的值加入累加器A中带进位； 15号指令：SUB A, EM 从A中减去存储器EM地址的值；
30号指令：MOV A, @R? 将间址存储器的值送入累加器A中； 42号指令：JZ EM 当零标志R_Z=1时,跳转到EM地址； 60号指令：RETI 中断返回 2. 模型机硬件设计：七段译码器 3. 数字电路设计：四路数据分配器
前言（绪论）(设计的目的、意义等)
1. 融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识；
2. 学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA/CPLD技术相对于传统开发技术的优点； 3. 培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。
2. 设计主体（各部分设计内容、分析、结论等）
【系统设计】 1.模型机逻辑框图
图1 模型机整体逻辑框图
图2 XCV200芯片引脚
图3 CPU逻辑框图
3. 指令系统设计
10号指令: 助记符：ADDC A,@R? 寻址方式：间接寻址
操作码：ADDC 地址码： A,@R?
功能：将间址存储器的值加入累加器A中带进位
15号指令: 助记符：SUB A, EM
寻址方式：直接寻址 操作码：SUB 地址码： A, EM
功能：从A中减去存储 A, EM地址的值 30号指令: 助记符：MOV A, @R?
寻址方式：间接寻址 操作码：MOV 地址码： A, @R?
功能：将间址存储器的值送入累加器A中 42号指令: 助记符：JZ EM
寻址方式：相对寻址 操作码：JZ 地址码：EM
功能：当零标志R_Z=1时,跳转到EM地址 60号指令: 助记符：RETI
寻址方式：无 操作码：RETI 地址码：无 功能：中断返回 3.微操作控制信号
1. XRD ：外部设备读信号，当给出了外设的地址后，输出此信 号，从指定外设读数
据。
2. EMWR：程序存储器EM写信号。 3. EMRD：程序存储器EM读信号。
4. PCOE：将程序计数器PC的值送到地址总线ABUS上(MAR)。
5. EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR 和EMRD决定是将