如果CC1通道配置输出模式。在这种情况下，该cc1if标志设置，和相应的中断请求发送，如果启用。
如果配置输入模式的CC1通道。在这种情况下，计数器的当前值
在timx_ccr1寄存器捕获。该cc1if标志设置，和相应的中断请求发送，如果启用。该cc1of标志设置如果cc1if旗帜已经高了。 0位UG：更新
这一点可由软件设置，它是由硬件自动清除。0：没有行动
1：重新初始化计数器和产生该寄存器的更新。请注意，预分频器计数器也清除。
20.5.10捕获/比较寄存器模式1（timx_ccmr1）
该通道可用于输入（拍摄模式）或输出（比较模式）。的 方向的通道是通过配置cc1s位定义。这所有的位 寄存器的输入和输出模式有不同的功能。对于一个给定的点，OCI描述其功能当信道配置的输出和ICI，介绍了它的功能时，在输入通道配置。因此，要知道一点也可以在输入级和输出级不同的意义。 偏移地址：0x55 0x09 重置价值：0x00
7位保留
位6:4 Oc1M [2:0]：输出比较1模式
这些位定义的行为的输出参考信号oc1ref从OC1推导。oc1ref活跃高而OC1活跃程度取决于cc1p点。
000：冷冻-之间的输出比较寄存器和计数器timx_ccr1 timx_cnt对输出没有影响
001：设置通道1活性水平的比赛。oc1ref信号被迫高当计数器timx_cnt匹配捕获/比较寄存器1（timx_ccr1）。
010：设置通道1无效电平匹配。oc1ref信号被迫低时，计数器timx_cnt匹配捕获/比较寄存器1（timx_ccr1）。
011：切换oc1ref切换时timx_cnt = timx_ccr1 100：力不oc1ref被迫低水平 101：主动力水平oc1ref被迫高
110：在PWM模式计数1，1频道是积极只要timx_cnt＜timx_ccr1。 否则，1频道是无效的。在向下计数，1频道是无效的（oc1ref = 0）只要timx_cnt > timx_ccr1。否则，1频道是积极的（oc1ref = 1）。
111：在计数2模式PWM通道1是无效的，只要timx_cnt＜timx_ccr1。否则，1频道是活动的。
注意：在PWM模式1或2的ociref水平的变化，只有当比较结果 变化或当输出比较模式从―冻结‖模式向―调制‖模式。 更多详情请参阅第19.5.7 318页。 3位oc1pe：输出比较1的预紧力使
0：在timx_ccr1禁用预注册。timx_ccr1可以写在任何时候。新的价值考虑立即。
1：在timx_ccr1预注册启用。读/写操作的访问预置寄存器。timx_ccr1预紧力值加载在影子
寄存器在每个更新事件。
注：对于正确的操作，预登记册必须启用时，定时器在PWM模式。这 在单脉冲模式是不是强制性的（在timx_cr1寄存器OPM点集）。 2位oc1fe：输出比较1快使
这一点是用来加速基于CC输出输入触发一个事件的影响。
0：CC1通常表现取决于计数器和CCR1值甚至当触发对。激活CC1输出触发输入时的边缘时，最小的延迟是5个时钟周期。1：在触发输入像CC1输出比较匹配一个活跃的边缘。然后，OC设置为比较级独立的比较结果。延迟采样触发输入和输出激活CC1减少到3个时钟周期。只有当信道OCFE行为 配置PWM1或PWM2模式。
位1:0 cc1s [1:0]：捕获/比较1种选择
本字段定义的信道的方向（输入/输出）以及常用的输入。00：CC1通道被配置为输出 01：CC1通道配置为输入，IC1映射ti1fp1 10：CC1通道配置为输入，IC1映射ti2fp1
11：CC1通道配置为输入，IC1映射在真相与和解委员会。此模式仅如果内部触发输入选择通过TS点（tim5_smcr寄存器）。
注：cc1s位可只有当关闭通道（cc1e = 0和更新 timx_ccer1）。
位7:4 ic1f [3:0]：输入捕捉1滤波器
本字段定义用于样品的数字滤波器应用于TI1 TI1输入和长度频率。数字滤波器是由一个事件计数器，N事件都需要验证 在输出转换：
0000：没有过滤器，取样是在fsysclk 0001：fsampling = fsysclk，N = 2 0010：fsampling = fsysclk，N = 4 0011：fsampling = fsysclk，N = 8 0100：fsampling = fsysclk / 2，N = 6 0101：fsampling = fsysclk / 2，N = 8 0110：fsampling = fsysclk / 4，N = 6 0111：fsampling = fsysclk / 4，N = 8 1000：fsampling = fsysclk / 8，N = 6 1001：fsampling = fsysclk / 8，N = 8 1010：fsampling = fsysclk / 16，N = 5 1011：fsampling = fsysclk / 16，N = 6 1100：fsampling = fsysclk / 16，N = 8 1101：fsampling = fsysclk / 32，N = 5 1110：fsampling = fsysclk / 32，N = 6 1111：fsampling = fsysclk / 32，N = 8 位3:2 ic1psc [1:0]：输入捕捉1分频器
此字段定义了分频器CC1输入之比（IC1）。分频器是一cc1e = 0复位（timx_ccer寄存器）。 00：没有预分频器，捕获了每次边缘在捕捉输入01检测：每2个事件触发一次捕获 10：每4个事件触发一次捕获 11：每8个事件触发一次捕获
注：内部事件计数器不复位，ic1psc是改变的飞行。在这种情况下，老 值被使用直到下一个捕获发生。强迫一个新的价值被接受的帐户 立即的，cc1e位可以被清除和重新设置。 位1:0 cc1s [1:0]：捕获/比较1种选择
本字段定义的信道的方向（输入/输出）以及常用的输入。00：CC1通道被配置为输出 01：CC1通道配置为输入，IC1映射ti1fp1 10：CC1通道配置为输入，IC1映射ti2fp1 11：保留
注：cc1s位可只有当关闭通道（cc1e = 0 timx_ccer1和更新）。
7位保留
位6:4 oc2m [2:0]：输出比较2模式 3位oc2pe：输出比较2的预紧力使 2位oc2fe：输出比较2快使
位1:0 cc2s [1:0]：捕获/比较2种选择
本字段定义的信道的方向（输入/输出）以及常用的输入。00：2通道被配置为输出 01：2通道配置为输入，IC2映射到ti2fp2 10：2通道配置为输入，IC2映射到ti1fp2
11：2通道配置为输入，IC2映射在真相与和解委员会。此模式仅如果内部触发输入选择通过TS点（tim5_smcr寄存器）。
注：cc2s位可只有当关闭通道（cc2e = 0 timx_ccer1）。
位7:4 ic2f [3:0]：输入捕捉2滤波器 位3:2 ic2pcs [1:0]：输入捕捉2分频器 位1:0 cc2s [1:0]：捕获/比较2种选择
本字段定义的信道的方向（输入/输出）以及常用的输入。00：2通道被配置为输出
01：2通道配置为输入，IC2映射到ti2fp2 10：2通道配置为输入，IC2映射到ti1fp2 11：保
留
注：cc2s位可只有当关闭通道（cc2e = 0 timx_ccer1）。
位6:7保留
5位cc2p：捕获/比较2输出极性 是指cc1p描述
4位cc2e：捕获/比较2输出使能 是指cc1e描述。 位2:3保留
1位cc1p：捕获/比较1输出极性 CC1通道被配置为输出： 0：OC1活性高 1：OC1活性低
CC1通道配置为输入捕捉功能（参见图100）：0：捕获在ti1f或ti2f上升沿做 1：捕获在ti1f或ti2f下降沿时做的 0位cc1e：捕获/比较1输出使能。 CC1通道被配置为输出： 0：非OC1不活跃。
1：对OC1信号在相应的输出端子输出。CC1通道配置为输入： 在这种情况下，这一点决定如果捕获的计数器的值可以在输入捕获/比较寄存器1（timx_ccr1）或不。
0：捕捉禁用 1：捕捉启用
位7:3保留
位2:0 PSC [2:0]：预分频器值
预分频器的值将ck_psc时钟频率。
计数器的时钟频率fck_cnt等于fck_psc / 2（PSC [2:0]）。PSC [ 3 ]被迫0硬件。 PSCR包含装载在有源分频器寄存器在每个更新事件的价值 （包括当计数器通过对timx_egr寄存器UG点清除）。
这意味着，UEV必须产生这样一个新的预分频器值可以考虑。
7位ARR [15:8]：自动重载值（MSB） ARR是装在实际的自动重载寄存器的值。
参阅第19.3节：TIM1时基单元286页有关ARR更新和行为的更多细节。 计数器被阻塞而自动重载值为0。
位7:0 CCR1 [15:8]：捕获/比较1个值（MSB）
如果CC1通道被配置为输出（cc1s位timx_ccmr1寄存器）： CCR1值加载永久进入实际的捕获/比较寄存器1如果预 功能没有启用（在timx_ccmr1 oc1pe点）。否则，预加载值复制的 主动捕获/比较寄存器1当UEV发生。主动捕获/比较寄存器 包含这是相对于计数器寄存器，timx_cnt价值，而且对OC1 输出。