[x3]原=0，0111；1.101 011 010 0 （2）[x1]补=1，1011；1.001 010 000 0 [x3]补=0，0111；1.010 100 110 0 （3）[x1]移补=0，1011；1.001 010 000 0 [x3]移补=1，0111；1.010 100 110 0 6.19. 设机器数字长为8位（含1位符号位），用补码运算规则计算下列各题。 （2）A=19/32，B=-17/128，求A-B。 （4）A=-87，B=53，求A-B。 解：（2）A=19/32= 0.100 1100B, B= -17/128= -0.001 0001B
[A]补=00.100 1100, [B]补=11.110 1111 , [-B]补=00.001 0001 [A-B]补=[A]补+[-B]补
=00.1001100 + 00.0010001 =00.1011101 ——无溢出 A-B= 0.101 1101B = 93/128B
（4）A= -87= -101 0111B, B=53=110 101B
[A]补=11, 010 1001, [B]补=00, 011 0101, [-B]补=11, 100 1011 [A-B]补=[A]补+[-B]补
= 11,0101001 + 11,1001011 = 10,1110100 —— 溢出
6.20. 用原码一位乘和补码一位乘（Booth算法）、两位乘计算x〃y。 （1）x= 0.110 111，y= -0.101 110；（4）x= 0.110 11，y= -0.111 01。 解：先将数据转换成所需的机器数，然后计算，最后结果转换成真值。 （1）[x]原=0.110111，[y]原=1.101110，x*=0.110111， y*=0.101110 原码一位乘：
部分积 0.000 000 0.000 000 +0.110 111 0.110 111 0.011 011 +0.110 111 1.010 010 0.101 001 +0.110 111 1.100 000 0.110 000 0.011 000 +0.110 111 1.001 111 0.100 111 乘数y* 101110 010111 010111 101011 101011 010101 010101 001010 000101 000101 100010 乘数为0右移 乘数为1，加上x* 右移一位 乘数为1，加上x* 右移一位 乘数为1，加上x* 右移一位 乘数为0，右移一位 乘数为1，加上x* 右移一位 说明 即x*×y*=0.100 111 100 010，z0=x0? y0=0 ?1=1， [x×y]原=1.100 111 100 010；x〃y= -0. 100 111 100 010
补码一位乘：[x]补=00.110111，[-x]补=11.001001，[y]补=11.010010 部分积
乘数 Yn+1 说明 6
00 . 000 000 1 010 010 00 . 000 000 0 101 001 +11 . 001 001 11 . 001 001 11 . 100 100 1 010 100 +00 . 110 111 00 . 011 011 00 . 001 101 1 101 010 00 . 000 110 1 110 101 +11 . 001 001 11 . 001 111 11 . 100 111 1 111 010 +00 . 110 111 00 . 011 110 00 . 001 111 0 111 101 +11 . 001 001 11 . 011 000 0 111 10 0 0 1 0 0 1 0 Ynyn+1=00，部分积右移1位 Ynyn+1=10，部分积加[-x]补 右移1位 Ynyn+1=01，部分积加[x]补 右移1位 Ynyn+1=00，部分积右移1位 Ynyn+1=10，部分积加[-x]补 右移1位 Ynyn+1=01，部分积加[x]补 右移1位 Ynyn+1=10，部分积加[-x]补 即 [x×y]补=1.011 000 011 110，x〃y= -0.100 111 100 010 （4）[x]原=0.11011,[y]原=1.11101,x*=0.11011,y*=0.11101 原码一位乘：
部分积 0.000 00 +0.110 11 0.011 01 0.001 10 +0.110 11 1.000 01 0.100 00 +0.110 11 1.010 11 0.101 01 +0.110 11 1.100 00 0.11000 00.00000 +11.00101 11.00101 11.10010 11.11001 +00.11011 00.10100 00.01010
乘数y* 11101 11110 11111 11111 11111 11111 11111 11111 01111 000110 000110 1100011 0110001 0011000 右移1位 说明 乘数为1，加x* 乘数为0，右移1位 乘数为1，加x* 右移1位 乘数为1，加x* 右移1位 乘数为1，加x* 右移1位 补码一位乘：[x]补=00.11011，[-x]补=11.00101，[y]补=1.00011
7
00.00101 00.00010 +11.00101 11.00111 0001100 1000110 10001 6.21. 用原码加减交替法和补码加减交替法计算x÷y。 （2）x=-0.10101， y=0.11011； （4）x=13/32， y= -27/32。
（2）[x]原=1.10101 x*=0.10101 [X*]补=1.01011 Xf?Yf=1
[y]原=0.11011 y*=0.11011 [Y*]补=0.11011 [-y*]补=1.00101 0.10101 +1.00101 1.11010 0 1.10100 +0.11011 0.01111 0 0.11110 +1.00101 0.00011 011 0.00110
+1.00101
1.01011 0110
0.10110
+0.11011
1.10001 01100
1.00010
+0.11011
1.11101 011000
[x/y]原=1.11000
（4）做法相同，打表格太累，仅给出结果。[x/y]原=1.01111
三、应用
4.14. 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：
（1）该机所允许的最大主存空间是多少？
（2）若每个模块板为32K×8位，共需几个模块板？ （3）每个模块板内共有几片RAM芯片？ （4）共有多少片RAM？
（5）CPU如何选择各模块板？
18
解：（1）该机所允许的最大主存空间是：2 × 8位 = 256K×8位 = 256KB （2）模块板总数 = 256K×8 / 32K×8 = 8块
（3）板内片数 = 32K×8位 / 4K×4位 = 8×2 = 16片 （4）总片数 = 16片×8 = 128片
（5）CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出选择芯片。地址
8
模板号（3位） 芯片号 （3位） 片内地址（12位）格式分配如下：
4.29. 假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期为30ns，主存的存取周期为150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少倍？ 解：Cache被访问命中率为：4800/(4800+200)=24/25=96%
则Cache-主存系统的平均访问时间为：ta=0.96*30ns+(1-0.96)*150ns=34.8ns Cache-主存系统的访问效率为：e=tc/ta*100%=30/34.8*100%=86.2% 性能为原来的150ns/34.8ns=4.31倍，即提高了3.31倍。
例7.2设相对寻址的转移指令占3个字节，第一字节为操作码，第二，三字节为相对位移量（补码表示）。而且数据在存储器中采用以低字节地址为字地址的存放方式。每当CPU从存储器取出一个字节时，即自动完成（PC）+1 PC。 （1） 若PC当前值为240（十进制），要求转移到290（十进制），则转移指令的第二、三
字节的机器代码是什么？
（2） 若PC当前值为240（十进制），要求转移到200（十进制），则转移指令的第二、三
字节的机器代码是什么？
解:（1）PC当前值为240，该指令取出后PC值为243，要求转移到290，即相对位移量为290-243=47，转换成补码为2FH。由于数据在存储器中采用以低字节地址为字地址的存放方式，故该转移指令的第二字节为2FH，第三字节为00H。
（2）PC当前值为240，该指令取出后PC值为243，要求转移到200，即相对位移量为200-243=-43，转换成补码为D5H。由于数据在存储器中采用以低字节地址为字地址的存放方式，故该转移指令的第二字节为D5H，第三字节为FFH。
例7.3一条双字长直接寻址的子程序调用指令，其第一个字为操作码喝寻址特征，第二个字为地址码5000H。假设PC当前值为2000H，SP的内容为0100H，栈顶内容为2746H，存储器按字节编址，而且进栈操作时执行（SP）-△-P，后存入数据。试回答下列几种情况下，PC、SP及栈顶内容各为多少？ （1） CALL指令被读取前。 （2） CALL指令被执行后。 （3） 子程序返回后。
解CALL指令被读取前，PC=2000H，SP=0100H，栈顶内容为2746H。
（1） CALL指令被执行后，犹豫存储器按字节编制，CALL指令供占4个字节，故程序
断电2004H进栈，此时SP=（SP）-2=00FEH，栈顶内容为2004H，PC被更新为子程序入口地址5000H。
（2） 子程序返回后，程序断点出栈，PC=2004H，SP被修改为0100H，栈顶内容为2746H。 7.6某指令系统字长为16位，地址码取4位，试提出一种方案，使该地址系统有8条三地址指令、16条二地址指令、100条一地址指令。 解： OP 0000 · · · 0111
9
A2 A1 A0 三地址指令8条
OP 10000000 · · · 10001111 A1 A0 二地址指令16条 A0 一地址指令100条 OP 110000000000 110001100011 7.7设指令字长为16位，采用扩展操作码技术，每个操作码的地址为6位。如果定义了13条二地址指令，试问还可安排多少条一地址指令。 解：（24-3）*26=3*64=192条
7.8某机指令字长16位，每个操作数的地址码为6位，设操作码长度固定，指令分为零地址，一地址和二地址三种格式，若零地址指令有M种，以抵制指令有N种，则二地址指令最多有几种？若操作码位数可变，则二地址指令最多允许有几种？ 解：1）若采用定长操作码时，二地址指令格式如下：
OP（4位） A1（6位） 4A2（6位） 设二地址指令有K种，则：K=2-M-N
当M=1（最小值），N=1（最小值）时，二地址指令最多有：Kmax=16-1-1=14种 2）若采用变长操作码时，二地址指令格式仍如1）所示，但操作码长度可随地址码的
4612
个数而变。此时，K= 2 -（N/2 + M/2 ）；
612612
当（N/2 + M/2 ）?1时（N/2 + M/2 向上取整），K最大，则二地址指令最多有： Kmax=16-1=15种（只留一种编码作扩展标志用。）
9.5设机器A的CPU主频为8MHz，机器周期为4个时钟周期，且该机的平均指令执行速度是0.4MIPS，试求该机的平均指令周期和机器周期，每个指令周期中含几个机器周期？如果机器B的CPU主频为12MHz，且机器周期也含有4个时钟周期，试问B机的平均指令执行速度为多少MIPS?
A.CLK=8MHz T=1/8MHz=0.125us 机器周期=4*T=0.5us
因为执行速度为0.4MIPS 所以平均指令周期=1/0.4MIPS=2.5us 2.5us/0.5us=5个 所以每个指令含有5条机器指令
B.T=1/f=1/12MHz=1/12us 机器指令=4*T=1/3us 指令周期=5*1/3=5/3us 平均指令执行速度 1/(5/3)=0.6MIPS
9.6设某计算机的CPU主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有4个机器周期，试问该计算机的平均指令执行速度为多少MIPS?若CPU主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有4个机器周期，试问B机的平均指令执行速度为多少MIPS?
1.CLK=8MHz 平均指令执行速度1/(1/8M*2*4)=1MIPS
2.指令周期=4*4*1/8=2us 执行速度=1/(1/8M*4*4)=0.5MIPS
9.7某CPU的主频为10MHz，若已知每个机器周期平均含有4个时钟周期，该机的平均指令执行速度为1MIPS，试求该机的平均指令执行速度为多少MIPS?若CUP主频不变，但每个机器周期平均含有4个时钟周期，每条指令平均有4个机器周期，则该机的平均指令执行速度又是多少MIPS？由此可得出什么结论
10
计算机组成原理
一、缩写词解释
CPU:中央处理器 ALU:算术逻辑单元 I/O:输入输出接口 RAM:随机存储器
SRAM:静态随机访问存储器 DRAM:动态随机访问存储器 ROM:只读存储器
PROM:用户可编程的只读存储器
EPROM:紫外线可擦除可编程只读存储器 FLASH:闪速存储器
EEPROM:用电可擦除可编程只读存储器 ISA:工业标准总线
EISA:扩展工业标准总线 PCI:外围部件互连总线 USB:通用串行总线
RS—232C:串行通信总线 Cache:高速缓存 FIFO:先进先出算法
LRU:近期最少使用算法 CRC:循环冗余校验码 A/D:模拟/数字转换器 D/A:数字/模拟转换器 DMA:直接存储器存取方式 DMAC:直接内存访问控制器 LED:发光二极管 FA:全加器 OP:操作码
CISC:复杂指令系位计算机 RISC:精简指令系位计算机 VLSI:超大规模集成电路 LSI:大规模集成电路 MAR:存储器地址寄存器 MDR:存储器数据寄存器 CU:控制单元 CM:控制存储器
二、选择题（自己看书吧····） 三、名词解释
1.计算机系统：由硬件和软件两大部分组成，有多种层次结构。
2.计算机组成的五大部分：运算器，控制器，存储器，适配器，输入输出设备
3.硬件：是指计算机实体部分，它由看得见摸得着的各种电子元器件，各类光、电、机设备的实物组成。
软件：指看不见摸不着，由人们事先编制的具有各类特殊功能的程序组成。
4.系统软件：又称系统程序，主要用来管理整个计算机系统，监视服务，使系统资源得到合理调度，高效运行。
应用软件：又称应用程序，它是用户根据任务需要所编制的各种程序。 5.源程序：通常由用户用各种编程语言编写的程序。
目的程序：由计算机将其翻译机器能识别的机器语言程序。
6.总线：是连接多个部件的信息传输线，是各部件共享的传输介质。
7.系统总线：是指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。 通信总线：是指用于计算机系统之间或者计算机系统与其他系统（如控制仪表、移动通信）之间的通信的线路。
按传送方式分并行和串行。串行通信是指数据在单条1位宽的传输线上，一位一位的按顺序分时传送。并行通信是指数据在多条并行1位宽的传输线上，同时由源传送到目的地。 8.带宽：单位时间内可以传送的最大的信息量。
9.机器字长：是指CPU一次并行处理数据的位数，通常与CPU的寄存器位数有关。
1
10.主存容量：是指主存中存放二进制代码的总位数。 11.机器数：符号位数字化，0代表正数，1代表负数。 12.定点数：小数点固定在某一位位置的数。 13.浮点数：小数点的位置可以浮动的数。
14.补码：带符号数据表示方法之一，正数的反码和原码相同，负数的反码是将二进制按位取反后在最低位再加1.
15.溢出：在计算机中，超出机器字长，发生错误的结果。
16.端口：指接口电路中的一些寄存器，用来存放数据信息、控制信息和状态信息。
17.中断：计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行转向对这些异常情况或特殊请求处理，处理结束后再返回到现行程序的间断处，继续执行源程序。
18.中断源：凡能向CPU提出中断请求的各种因素统称为中断源。
19.中断嵌套：计算机在处理中断的过程中，有可能出现新的中断请求，此时CPU暂停现行中断服务程序，转向新的中断请求，这种现象称为中断嵌套。
20.优先级：为使系统能及时响应并处理发生的所有中断，系统根据引起中断事件的重要性和紧迫程度，硬件将中断源分为若干个级别。
21.DMA方式：用硬件在主存与外设之间直接进行数据传送，不须CPU，用软件控制。 22.指令系统：将全部机器指令的集合称为机器的指令系统。
23.寻址方式：是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。
24.指令周期：却出一条指令，并完成一条指令的时间，由若干机器周期组成。 机器周期（CPU周期）：却出一条指令的最短时间完成摸个独立操作，由若干时钟周期组成（每个CPU周期对应一条微指令）。 时钟周期（T周期）：最基本时间单位，由主频决定。(每个时钟周期完成一个微操作) 25.微操作：在微程序控制器中，执行部件接受微指令后所进行的最基本的操作。
26.微指令：控制器存储的控制代码，分为操作控制部分和顺序控制部分，由微命令组成。 27.微程序：存储在控制存储器中的完成指令功能的程序，由微指令组成。
28.控制存储器：CPU内用于存放实现指令系统全部指令的微程序的只读存储器。 29.对指令系统的要求：完备性，有效性，规整性，兼容性。 30.指令就是要计算机执行某种操作的命令。
计算机程序是由一系列的机器指令组成的。 指令有微指令，机器指令，宏指令之分。
微指令是微程序级的命令，属于硬件。
宏指令是由若干条机器指令组成的软件指令，它属于软件。 机器指令介于微指令和宏指令之间，通常简称为指令，每一条指令可以完成一个独立的算数运算和逻辑运算操作。
31存储器分类：一，按存取方式：随机存储器，顺序存储器。
二，按存储内容可变性：只读存储器，读写存储器。
三，按信息易失性：永久性记忆的存储器，非永久性记忆的存储器。 四，按在系统中的作用：主存，辅存，高速缓存，控存 34.Cache关键问题：
如何判断一个数据在cache中？数据查找
如需访问的数据在cache中，存放在什么地方？地址映射 Cache满了以后如何处理？替换策略
2
如何保证cache与memory的一致性？写入策略
33.三种映射方法：
全相连映射（电路难于设计和实现，适合小容量cache使用，任意对任意）
直接映射（硬件简单，成本低。每个主存块只有一个固定的行位置可以存放，cache的命中率和利用率很低，多对一，Cache的特定位置）
组相连映射（前两者的综合，组是固定的，组内是灵活的） 33.写策略及写一致性：
写回法：写cache与写主存异步进行，减少写主存次数，但存在不一致性的隐患）； 全写法：写cache与写主存同步进行，cache中每行无需设置修改位，以及相应的判断
逻辑。缺点：cache对CPU向主存的写操作无高速缓冲的功能，降低了cache的功效。
写一次法：第一次写命中时要同时写入内存。
34.刷新周期：从上一次对存储器刷新结束到下一次对整个存储器刷新结束所需要的时间称为刷新周期，刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。 35.Cache替换策略
先进先出法FIFO/FCFS 最近最不经常使用方法---LFU 近期最少使用法---LRU
随机替换法Random
最优替换算法OPT 36.虚拟存储器和Cache存储器比较
相同点：主存-外存层次和cache-主存层次用的地址变换映射方法和替换策略是相同的， 都基于程序局部性原理。遵循相似的原则：把程序中最近常用的部分驻留在高速的存储器中。 一旦这部分变得不常用了，把它们送回到低速的存储器中。这种换入换出是由硬件或操作系统完成的，对用户是透明的。使存储系统的性能接近高速存储器，价格接近低速存储器。 不同点：两种存储系统的主要区别在于：虚存用于扩大主存容量，CACHE用于加速主存
性能。在虚拟存储器中未命中的性能损失要远大于cache系统中未命中的损失。虚拟存储器由硬件和操作系统联合管理。数据交换单位不同，Cache是数据块，虚存是段、页、段页。
37.CPU的功能：指令，操作，时间控制，数据加工。 主要寄存器：数据缓冲寄存器（DR）（一，作为CPU和内存吗，外部设备之间信息传送
的中转站。二，在单累加器结构的运算器中，兼作操作数寄存器。）
指令寄存器（IR）（保存当前正在执行的一条指令） 程序寄存器（PC）（又称为指令计数器，确定下一条指令的地址。 地址寄存器（AR）（保存当前所访问的内存单元的地址） 累加寄存器（AC）（暂时存放ALU运算的结果信息） 状态条件寄存器（PSW）（保存由算术指令和逻辑指令运行或测试的结果
建立的各种条件码内容）
38.时序控制方式：
同步控制方式：在任何情况下，已定的指令在执行时所需的机器周期数和时钟周期数
3
都是固定不变的（1，采用完全统一的机器周期执行各种不同的指令。2，采用不定长机器周期。3，中央控制与局部控制结合）
异步控制方式：每条指令，每个操作控制信号需要多少时间就占用多少时间。 联合控制方式 39.
三、计算 二、
3.14. 1.假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是0，1，2，4，2，3，0，2，1，3，2号。若采用①FIFO算法，②FIFO算法+LRU算法，用列表法分别求两种替换策略情况下的命中率。
3.15.设总线的时钟频率为8MHZ，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？
解：由于：f=8MHz,T=1/f=1/8M秒，因为一个总线周期等于一个时钟周期 所以：总线带宽=16/（1/8M） = 128Mbps=16MBps
3.15. 在一个32位的总线系统中，总线的时钟频率为66MHZ，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？ 解：总线传输周期=4*1/66M秒
总线的最大数据传输率=32/(4/66M)=528Mbps=66MBps 若想提高数据传输率，可以提高总线时钟频率、增大总线宽度或者减少总线传输周期包含的时钟周期个数。
3.16. 在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符，试求传送的波特率和比特率。 解：一帧包含：1+8+1+2=12位 故波特率为：（1+8+1+2）*120=1440bps 比特率为：8*120=960bps
4.5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？
解：存储器的带宽指单位时间内从存储器进出信息的最大数量。
-9
存储器带宽 = 1/200ns ×32位 = 160M位/秒 = 20MB/秒（注：1ns=10s）
4.7. 一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？
4
1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位 解：地址线和数据线的总和 = 14 + 32 = 46根；
选择不同的芯片时，各需要的片数为： 1K×4：（16K×32） / （1K×4） = 16×8 = 128片 2K×8：（16K×32） / （2K×8） = 8×4 = 32片 4K×4：（16K×32） / （4K×4） = 4×8 = 32片 16K×1：（16K×32）/ （16K×1） = 1×32 = 32片 4K×8：（16K×32）/ （4K×8） = 4×4 = 16片 8K×8：（16K×32） / （8K×8） = 2×4 = 8片 6.4. 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。 -13/64，-87
解：真值与不同机器码对应关系如下： 真值 原码 补码 反码 -13/64 1.001 1010 1.1100110 1.1100101 -87 1，101 0111 1，0101001 1，0101000 6.5. 已知[x]补，求[x]原和x。
[x1]补=1.1100; [x2]补=1.1001; [x4]补=1.0000;
[x5]补=1,0101; [x6]补=1,1100; [x8]补=1,0000; 解：[x]补与[x]原、x的对应关系如下： 真值 [x]补 -1/4 1.1100 1.0100 -7/16 1.1001 1.0111 -1 -11 -4 1,1100 1,0100 -0100 -16 1,0000 无 -10000 1.0000 1,0101 无 1,1011 [x]原 x -0.0100 -0.0111 -1.0000 -1011 6.9. 当十六进制数9B和FF分别表示为原码、补码、反码、移码和无符号数时，所对应的十进制数各为多少（设机器数采用一位符号位）？ 解：真值和机器数的对应关系如下： 9BH FFH 原码 -27 原码 -128 补码 -101 补码 -1 移码 +27 移码 +128 无符号数 155 无符号数 256 6.12. 设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。写出-27/1024、-86.5所对应的机器数。要求如下：
（1）阶码和尾数均为原码。 （2）阶码和尾数均为补码。
（3）阶码为移码，尾数为补码。 解：据题意画出该浮点数的格式： 阶符1位 阶码4位 数符1位 尾数10位 -5 将十进制数转换为二进制: x1= -27/1024= -0.0000011011B = 2*(-0.11011B）
7
x3=-86.5=-1010110.1B=2*(-0.10101101B)
则以上各数的浮点规格化数为：
（1）[x1]原=1，0101；1.110 110 000 0
5
1.平均指令周期=1/1MIPS=1us T=1/f=0.1us T机=4*T=0.4us 因为1us/0.4us=2.5 所以每个指令包含2.5个机器周期 2.T=0.4us 速度=1/(0.4*2.5*4)=0.25MIPS 3.因为速度=0.8MIPS 所以T指=1/0.8us
因为T指=4*2.5*T 所以T=1/8us 所以 f=1/T=8MHz
四、简答
1.冯诺依曼机主机主要特点。
1计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。 ○
2.指令和数据一同等地位存放于存储器内，并可按地址寻访。 ○
3.指令和数据均用二进制表示。 ○
4.指令由操作吗和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数○
在存储器中的位置。
5.采用存储控制原理，指令在存储器内按顺序存放。通常指令是顺序执行的，在特定○
条件下，可根据运算结果或根据设定的条件改变执行顺序。
6.机器以运算器为中心，输入输出设备与存储器间的数据传说通过运算器完成。 ○
2.计算机硬件主要技术指标，软件定义与分类。
计算机硬件主要技术指标：机器字长、存储容量、运算速度、主频等。
软件定义：看不见摸不着，由人们事先编制的具有各类特殊功能的程序组成。 分类：系统软件和应用软件。 3.计算机组成部分与个部分作用。
运算器：用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内。 存储器：用来存放数据和程序。
控制器：用来控制、指挥程序和数据的输入、运行以及处理器运算结果。
输入设备：用来将人们熟悉的信息形式转换为机器能识别的信息形式，常见的有键盘、鼠标等。
输出设备：可将机器运算结果转换为人们熟悉的信息形式，如打印机输出，显示器输出等。 4.总线定义与分类方法，系统总线定义与分类方法。
5.三级存储器系统中各级存储器特点与用途，分哪两个层次。
1主存 特点：随机访问、速度快。容量大。用途：存放CPU使用的程序和数据。 ○
辅存 特点：容量大、速度慢、价格低、可脱机保存信息。用途：存放大量后备数据 缓存 特点：速度快、容量小、价格高 用途：用于主存与辅存之间作为缓冲，正在使用的程序和数据的付本。
2缓存-----主存层次和主存---辅村层次。 ○
7.半导体存储器RAM与ROM特点与用途。
RAM特点：可读可写掉电后信息丢失，存临时信息。用途：主要做内存
ROM特点：只读不写掉电后信息不丢失，存长期信息。用途：主要做控制存储器 8.动态RAM与静态RAM特点与用途，DRAM刷新方式与主要优点。
静态RAM特点：信息读出后，仍保持其原有状态，不需要再生刷新。用途：用于Cache 动态RAM特点：靠电容存储电荷的原理来寄存信息。用途：组成内存/主存。 DRAM刷新方式 集中刷新：集中刷新是在规定的一个刷新周期内对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读写操作。
11
分散刷新：分散刷新是指对每行存储单元的刷新分散到每个存储周期内完成。
异步刷新：异步刷新是前两种方式的结合，它即可缩短“死时间”，又充分利用最大刷新间隔2ms的特点。
优点：单个MOS管组成，集成度高，速度较SRAM慢，价格低， 9.Cache工作原理特点，地址映射方式与替换算法。
原理：利用程序访问的局部性，近期用到信息存于cache。 地址映射方式：直接映射、全相联映射、组相联映射、 替换算法：先进先出算法（FIFO）、近期最少使用算法（LRU）、随机法。 10.主机与外设交换信息采用中断与DMA方式特点与应用场合。 中断方式：
特点：CPU与外设并行工作，效率高
应用场合：管理多种外设并行工作、进行实时处理、进行故障自动处理 DMA方式：
特点：
1从数据传送看，程序中断方式靠程序传送，DMA方式靠硬件传送。 ○
2从CPU响应时间看，○程序中断方式是在一条指令执行结束时响应，而DMA方式可在指令周期内的任一存取周期结束时响应。 3程序中断方式有处理异常事件能力，○DMA方式没有这种能力，主要用于大批数据的传送，如硬盘存取、图像处理、高速数据采集系统等，可提高数据吞吐量。
4程序中断方式需要中断现行程序，故需保护现场；DMA方式不中断现行程序，无须保护○
现场。
5DMA的优先级比程序中断的优先级高。 ○
应用场合：高速设备 如硬盘
11.I/O端口与接口的区别，I/O接口分类方法。
端口：接口内部寄存器有I/O地址号。一般分为数据口、命令口和状态口。 接口：若干端口加上相应的控制电路组成。
接口分类：按数据传送方式分串行接口和并行接口
按功能选择的灵活性分为可编程接口和不可编程接口 按通用性分为通用接口和专用接口
按数据传送的控制方式分为程序型接口和DMA接口。 12.中断处理过程分成哪两个阶段各完成哪些任务
响应阶段：关中断、保护断点地址、转入中断服务入口地址
处理阶段：保护现场、执行用户编写的中断服务程序、恢复现场。 13.与中断方式比较MDA方式主要特点是什么。
1从数据传送看，程序中断方式靠程序传送，DMA方式靠硬件传送。 ○
2从CPU响应时间看，○程序中断方式是在一条指令执行结束时响应，而DMA方式可在指令周期内的任一存取周期结束时响应。 3程序中断方式有处理异常事件能力，○DMA方式没有这种能力，主要用于大批数据的传送，如硬盘存取、图像处理、高速数据采集系统等，可提高数据吞吐量。
4程序中断方式需要中断现行程序，故需保护现场；DMA方式不中断现行程序，无须保护○
现场。
5DMA的优先级比程序中断的优先级高。 ○
14.什么是寻址方式，数据寻址方式有哪几种。
寻址方式：是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与
12
硬件结构紧密相关，而且直接影响指令格式和指令功能。包括指令的寻址方式和数据的寻址方式
数据寻址方式：立即寻址、直接寻址、隐含寻址、间接寻址、寄存器寻址、寄存器间接寻址、基址寻址、变址寻址、相对寻址、堆栈寻址。 15.RISC主要特点与CISC相比较RISC主要优点。 特点：
选用使用频率较高的一些简单指令以及一些很有用但又不复杂的指令，让复杂指令的功能由频度高的简单指令的组合来实现；
指令长度固定指令格式种类少，寻址方式种类少；
只有取数/存数指令访问存储器，其余指令的操作都在寄存器内完成； 采用流水线技术，大部分指令在一个时钟周期内完成； 控制器采用组合逻辑控制，不用微程序控制； 采用优化的编译程序。
1充分利用VLSI芯片的面积。 ○
2提高计算机运算速度。 ○
3便于设计可降低成本提高可靠性。 ○
4有效支持高级语言程序。 ○
16.组合逻辑与微程序设计主要特点与应用。
组合逻辑：特点：速度快、复杂不灵活。应用：适用于RISC机。
微程序：特点：引入程序设计与存储逻辑技术，硬件软化，把一条机器指令用一段微程序来实现，存放控制存储器CM中。应用：系列机。
17.什么是指令周期、机器周期、时钟周期 三者的关系如何。 指令周期：完成一条指令的时间，由若干机器周期组成。 机器周期：完成摸个独立操作，由若干时钟周期组成。 时钟周期：最基本时间单位，由主频决定。
关系：时钟周期是最基本时间单位，由若干时钟周期组成机器周期，由若干机器周期组成指令周期。
18.微程序设计基本思想，微程序指令主要编码方式。 思想：引入程序设计与存储逻辑技术硬件软化把一条机器指令用一般微程序来实现，存于控
制存储器中。
编码方式：直接编码（直接控制）方式、字段直接编码方式。
13