接口技术复习题

1970-01-01 08:00

接口技术复习题

一、选择题

1．在下面关于微处理器的叙述中，错误的是( C ) 。

A、微处理器是用超大规模集成电路制成的具有运算和控制功能的芯片 B、一台计算机的CPU含有1个或多个微处理器

C、寄存器由具有特殊用途的部分内存单元组成，是内存的一部分 D、不同型号的CPU可能具有不同的机器指令

2．运算器在执行两个用补码表示的整数加法时，判断其是否溢出的规则为( D )。 A、两个整数相加，若最高位（符号位）有进位，则一定发生溢出 B、两个整数相加，若结果的符号位为0，则一定发生溢出 C、两个整数相加，若结果的符号位为1，则一定发生溢出

D、两个同号的整数相加，若结果的符号位与加数的符号位相反，则一定发生溢出 3．运算器的主要功能是( C )。

A、算术运算 B、逻辑运算 C、算术运算与逻辑运算 D、函数运算 4．运算器由很多部件组成，其核心部分是( B )。

A、数据总线 B、算术逻辑单元 C、累加器 D、多路开关 5．8086CPU的标志寄存器中，OF标志表示运算结果的( C )情况。 A、进/借位 B、符号 C、溢出 D、辅助进位

6．80X86执行程序时，对存储器进行访问时，物理地址可由（ B ）组合产生。 A、SS和IP B、CS和IP C、DS和IP D、CS和BP 7．计算机中运算器和控制器合称为（ A ）

A、CPU B、ALU C、主机 D、ENIAC 8．从功能上，8086的CPU由（ C ）两部分组成。

A、SP、ALU B、控制器、FLAGS C、EU、BIU D、EU、ALU 9．若AL=3BH，AH=7DH，则AL和AH中的内容相加后，标志CF、SF和OF的状态分别是（ A ）。 A、0、1、1 B、1、1、1 C、0、0、0 D、1、1、0 10．若AL=3BH，AH=7DH，则AL和AH中的内容相减后，标志CF、AF和PF的状态分别是（ B ）。 A、0、0、1 B、1、1、1 C、0、1、0 D、1、0、0

11．下列有关指令指针寄存器的说法中，哪一个是正确的（ B ）。 A、IP存放当前正在执行的指令在代码段中的偏移地址 B、IP存放下一条将要执行的指令在代码段中的偏移地址 C、IP存放当前正在执行的指令在存储器中的物理地址 D、IP存放当前正在执行的指令在存储器中的段地址

-----

12．最小模式时，当M/IO为低电平时，表示CPU正在对（ B ）进行访问。 A、存储器 B、I/O端口 C、外部存储器 D、EPROM

----------

13．下面有关MN/MX的叙述正确的是（ C ）

A、是工作模式选择信号，由CPU产生，为高电平时CPU工作在最小模式，为低电平时，CPU工作在最大模式

B、是工作模式选择信号，由CPU产生，为低电平时CPU工作在最小模式，为高电平时，CPU工作在最大模式

C、是工作模式选择信号，由外部输入，为低电平时CPU工作在最小模式，为高电平时，CPU工作在最大模式

D、是工作模式选择信号，由外部输入，为高电平时CPU工作在最小模式，为低电平时，CPU工作在最大模式

14．如果访问存储器时使用BP寻址，则默认的段寄存器是（ D ） A、CS B、ES C、DS D、SS

15．某单元在数据段中，已知DS=1000H，偏移地址为1200H，则它的物理地址为（ B ） A、10000H B、11200H C、12100H D、13000H

16．设某一个单元的物理地址是54321H，则正确的逻辑地址表示为（ D ） A、4321H：50000H B、54320H：1H C、5430H：0021H D、5432H：00001H

17．如果一个程序在执行前CS=1000H，IP=2000H，该程序的起始地址是（ B ） A、3000H B、12000H C、21000H D、1000H

9、8086/8088系统中，对存贮器进行写操作时，CPU输出控制信号有效的是（ A ） A.W/IO=1, WR=0 B. WR=1

C.M/IO=0, RD=0 D.RD=0

10、在8086/8088微机系统中，将AL内容送到I/O接口中，使用的指令是（ D ） A.IN AL，端口地址 B.MOV AL，端口地址 C.OUT AL，端口地址 D.OUT 端口地址，AL

18 .某微机最大可寻址的内存空间为16MB，其CPU地址总线至少应有（ D ）条。 A. 32 B. 16 C. 20 D. 24

19 .要禁止8259A的IR0的中断请求，则其中断屏蔽操作指令字OCW1应为（ C ）。 A. 80H B. 28H C. E8H D. 01H

20 .在8086环境下，对单片方式使用的8259A进行初始化时，必须放置的初始化命令字为

（ B ）。

A. ICW1,ICW2,ICW3 B. ICW1,ICW2,ICW4 C. ICW1,ICW3,ICW4 D. ICW2,ICW3,ICW4 21 .6166为2Kx8位的SRAM芯片，它的地址线条数为（ A ）。 A. 11 B. 12 C. 13 D. 14

22 .中断向量表占用内存地址空间为（ A ）。

A. 00000H～003FFH B. 00000H～000FFH C. 00000H～00100H D. FFF00H～FFFFFH 23 .Intel 8253的最大输入时钟频率是（ B ）。 A. 5MHz B. 2MHz C. 1MHz D. 4MHz

24 .完成两数相加后是否溢出的运算，用（ C ）标志位判别。 A. ZF B. IF C. OF D. SF

25 .8255A的方式选择控制字应写入（ D ）。 A. A口 B. B口 C. C口 D. 控制口

26．计算机工作中只读不写的存储器是( B )。 (A) DRAM (B) ROM (C) SRAM (D) EEPROM

27．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( B )周期。 (A) 指令 (B) 总线 (C) 时钟 (D) 读写 28．存取周期是指( C )。

(A)存储器的写入时间 (B) 存储器的读出时间

29．下面的说法中，( C )是正确的。

(A) EPROM是不能改写的 (B) EPROM是可改写的，所以也是一种读写存储器

(A) 解决CPU和主存间的速度匹配问题 (B) 扩大主存容量

(A) 提高主存速度 (B) 扩大外存的容量 (C) 扩大内存的寻址空间 (D) 提高外存的速度

32．微机系统中的存储器可分为四级，其中存储容量最大的是( D )。 (A) 内存 (B) 内部寄存器 (C) 高速缓冲存储器 (D) 外存

33．下面的说法中，( B )是正确的。 (A) 指令周期等于机器周期

(B) 指令周期大于机器周期 (C) 指令周期小于机器周期 (D) 指令周期是机器周期的两倍

34．若256KB的SRAM具有8条数据线，那么它具有( B )地址线。 (A) 10 (B) 18 (C) 20 (D) 32

35．可以直接存取1M字节内存的微处理器，其地址线需( C )条。 (A) 8 (B)16 (C) 20 (D) 24

36．规格为4096×8的存储芯片4片，组成的存储体容量为( C )。 (A) 4KB (B) 8KB (C) 16KB (D) 32KB

37．某微型计算机可直接寻址64M字节的内存空间，其CPU的地址总线至少应有( D )条。（A）20 （B）30 （C）16 （D）26

38．对于地址总线为32位的微处理器来说，其直接寻址范围可达（ D ）。（A）64MB （B）256MB （C）512MB （D）4GB

39．通常高速缓存是由快速( A )组成。

(A) SRAM (B) DRAM (C) EEPROM (D) Flash

40．某CPU有32条地址线，与之相连的一个I/O芯片的口地址为210H～21FH，则该I/O芯片的片选信号至少应由（ D ）条地址线译码后产生。 (A) 16 (B) 10 (C) 4 (D) 6 41.采用高速缓存Cache的目的是( B )。

(A) 提高总线速度（B)提高主存速度（C）使CPU全速运行（D）扩大寻址空间 42.EPROM是指( D )。

（A）随机读写存储器（B）可编程只读存储器（C）只读存储器（D）可擦除可编程只读存储器

43.连续启动两次独立的存储器操作之间的最小间隔叫（ A ）。（A）存取时间（B）读周期（C）写周期（D）存取周期

44.对存储器访问时，地址线有效和数据线有效的时间关系应该是（ C ）。

（A）数据线较先有效（B）二者同时有效（C）地址线较先有效（D）同时高电平 45．微机的内存器可用（ A ）构成。

（A） RAM和ROM （B）硬盘（C）软盘（D）光盘 46．和外存储器相比，内存储器的特点是（ C 〕。

（A）容量大、速度快、成本低（B）容量大、速度慢、成本高（C）容量小、速度快、成本高（D）容量小、速度快、成本低

47．若用6264SRAM芯片（8K×8位）组成128KB的存储器系统，需要（ A ）片6264芯片。（A）16 （B）24 （C）32 （D）64

48．若内存容量为64KB，则访问内存所需地址线( A )条。

（A）16 （B）20 （C）18 （D）19 49. 断电后存储的资料会丢失的存储器是( A )

（A） RAM （B） ROM （C） CD-ROM （D ）硬盘

50. 连接到64000H～6FFFF地址范围上的存储器用8K×8位芯片构成，该芯片需要( C )片。（A）4 （B）8 （C）6 （D）12

51.CPU响应中断请求和响应DMA请求的本质区别是( D )。

(A)中断响应靠软件实现 (B)速度慢 (C)控制简单

(D)响应中断时，CPU仍然仍控制总线，而响应DMA请求时，CPU要让出总线 52.将微处理器、内存储器及I/O接口连接起来的总线是（ C ）。 (A)片总线 (B)外总线 (C)系统总线 (D)局部总线

53．下列几种芯片是PC机的常用芯片，它们之中可接管总线控制数据传送的是（ D ）。 (A）定时器/计数器芯片 (B）串行接口芯片 (C）并行接口芯片 (D）DMA控制器芯片 54．下列几种芯片是PC机的常用I/O接口芯片，它们之中可接管总线控制数据传送的是（ B ）。（A） 8253A （B）8237A （C） 8259A （D）8255A 55.支持无条件传送方式的接口电路中，至少应包含( D )。

(A) 数据端口，控制端口 (B) 状态端口 (C) 控制端口 (D)数据端口 56.CPU与慢速的外设进行数据传送时，采用( B )方式可提高CPU的效率。 (A) 查询 (B) 中断 (C) DMA (D) 无条件传送

57.当采用( A )输入操作情况时，除非计算机等待，否则无法传送数据给计算机。 (A) 程序查询方式 (B) 中断方式 (C) DMA方式 (D) IOP处理机方式 58. 占用CPU时间最长的数据传送方式是( C )。

(A) DMA (B) 中断 (C) 查询 (D) 无条件

59.在微型计算机中将各个主要组成部件连接起来，组成一个可扩充基本系统的总线称之为( D )。

(A) 外部总线 (B) 内部总线 (C) 局部总线 (D) 系统总线 60.现行PC机中，I/O口常用的I/O地址范围是( D )。

(A) 0000H～FFFFH (B) 0000H～7FFFH (C) 0000H～3FFFH (D) 0000H～03FFH 61.按与存储器的关系，I/O端口的编址方式分为C ）。（A）线性和非线性编址（B）集中与分散编址（C）统一和独立编址（D）重叠与非重叠编址 62.下列总线中，属于局部总线的是（ D ）。

（A）ISA （B）EISA （C）MCA （D）PCI

63.利用程序查询方式传送数据时，CPU必须读（ A ）以判断是否传送数据。

（A）外设的状态（B）DMA的请求信号（C）数据输入信息（D）外设中断请求 64.用3片8259A级联，最多可管理的中断数是( C )。（A）24级（B）22级（C）23级（D）21级 65.特殊屏蔽方式要解决的主要问题是( D )。

(A)屏蔽所有中断 (B)设置最低优先级 (C)开放低级中断 (D)响应同级中断 66．用两只中断控制器8259A级联后，CPU的可屏蔽硬中断可扩大到（ D ）。 (A) 64级 (B) 32级 (C) 16级 (D) 15级 67．如果有多个中断请求同时发生，系统将根据它们的优先级高低，响应优先级最高的中断请求，若要调整响应顺序,则应使用（ C ）。

(A) 中断嵌套 (B) 中断响应 (C) 中断屏蔽 (D) 中断向量

68．当系统发生某个事件时，CPU暂停现行程序的执行转去执行相应程序的过程，称为（ B ）。 (A）中断请求 (B) 中断响应 (C) 中断嵌套 (D) 中断屏蔽

169.设8259A当前最高优先级为IR5，如果要使该中断在下一循环中变为最低优先级，则OCW2应设为( C )。

(A)11100000 (B)10100101 (C)10100000 (D)01100101 70．欲读取8259A的IMR内容，可( A )。

(A) 先向8259A写入OCW3。然后读8259A的奇地址 (B) 直接读8259A的偶地址 (C) 先向8259A写入OCW3。然后读8259A的偶地址 (D) 直接读8259A的奇地址 71．下列引起CPU程序中断的四种情况中，C )需要由硬件提供中断类型码。 (A)INTO (B)NMI (C)INT R (D)INT n

72．若8259工作在自动循环方式下，当前IR3上的中断请求已执行并返回，则8个中断源中优先级最高的是( A )。

(A) IR4 (B) IR2 (C) IR3 (D) IR0

73．8259A应用中，需对IR5，IR3进行屏蔽，操作命令字OCW1应写入( B )。 (A) D7H (B) 28H (C) 53H (D)35H 74．非屏蔽中断的中断类型号是( B )。 (A) 1 (B) 2 (C) 3 (D) 4

75．PC机中为使工作于一般全嵌套方式的8259中断控制器能接受下一个中断请求，在中断服务程序结束处应( C )。

(A) 执行IRET指令 (B) 执行POP指令 (C) 发送EOI命令 (D) 发送OCW3命令

76．若8259A工作在自动循环方式下，当前IR1上的中断请求已执行并返回，则8个中断源中优先级最高的是（ A ）。

(A) IR2 (B) IR0 (C) IR7 (D) IR5

77．欲读取8259A的IRR的内容，必须先写（ D ）命令字。（A）ICW1 （B）OCW2 （C）ICW2 （D）OCW3

78．中断控制器8259A采用级连方式时最多可管理（ A ）中断源。 (A) 64个 (B) 32个 (C) 16个 (D) 15个 79．中断控制方式的优点是（ A ）。

（A）提高CPU的利用率（B）提高CPU与外设的数据传送精度（C）提高CPU与外设的数据传送速度（D）减少外设的等待时间

80.8255A既可作数据输入、出端口，又可提供控制信息、状态信息的端口是( C )。 (A)B口 (B)A口 (C)A、B、C三端口均可以 (D)C口 81.8255A的方式选择控制字为80H，其含义是( A )。 (A)A、B、C口全为输入 (B)A口为输出，其他为输入 (C)A、B为方式0 (D)A、B、C口均为方式0，输出

82．当8255A的端口A、端口B均工作在方式0的输入方式时，端口C可以作为（ C ）用。 (A)两个4位I/O端口或1个8位I/O端口 (B) 状态端口

(C)部分引脚作端口A、端口B的联络信号 (D)全部作联络信号

83．当并行接口芯片8255A被设定为方式2时，其工作的I/O口（ A ）。 (A)既能作输入口、也能作输出口使用 (B) 仅能作输入口使用 (C)仅能作不带控制信号的输入口或输出口使用 (D) 仅能作输出口使用 84．intel公司生产的用于数据并行传送的可编程接口芯片是（ D ）。 (A)8218 (B)8251 (C)8253 (D)8255 85．一片1ntel8255A需占用（ B ）个端口地址。

（A）2 （B）4 （C）6 （D）8

86．8255的A口中断输出时，应将A口工作方式初始化为（ B ）才能满足。（A）方式0 （B）方式1 （C）方式2 （D）不初始化 87．8255A接口芯片的端口A有( B )种工作方式。 (A) 5 (B) 3 (C) 4 (D) 2

88．8255A能实现双向传送功能的工作方式为( C )。 (A) 方式0 (B) 方式1 (C) 方式2 (D) 方式3

89．某系统采用8255A作并行I/O接口，初始化时CPU所访问的端口地址为0CBH，并设定为方式1输出，则A口的口地址应为（ A ）。 (A) 0C8H (B) 0CAH (C) 0CH (D) 0EH

90．在8255的初始化程序中，使INTEA=1的目的是使（ A ）。（A）A口在中断方式下完成输入/输出操作（B）B口在中断方式下完成输入/输出操作（C）A口在查询方式下完成输入/输出操作（D）B口在查询方式下完成输入/输出操作

91．8255工作在（ C ）下，不需联络信号线。

（A）方式1 （B）方式2 （C）方式0 （D）所有方式 92．在8255A中可以进行按位置位/复位的端口是（C ）。 (A) 端口A (B) 端口B (C) 端口C (D) 所有端口 93．8255A工作在方式2时， ACKA有效表示（ B ）。（A）数据已存入端口A （B）数据已被外设取走

（C）将数据存入端口A （D）通知外设将端口A数据取走

94．在Intel8255A中只能工作在方式0下的端口是（ C ）。（A）端口A （B）端口B （C）端口C （D）控制寄存器端口

95．8255A接口芯片的控制信号，不属工作方式1输入的联络信号是（ B ）

A.STB B.OBF C.IBF D.INTR 96、并行打印机接口采用下列哪种并行接口标准。（ C ） A、RS-232-C B、RS-449 C、Centronics D、RS-422

97.PC大多采用非编码键盘。如下有关PC键盘的叙述中，( B )是错误的。 A.键盘向PC输入的按键扫描码实质上是按键的位置码 B.输入的扫描码直接存放在BIOS的键盘缓冲区

C.扫描码到ASCII码的转换由键盘中断处理程序完成 D.软件可以为按键重新定义其编码

98.设串行异步通信的数据格式是：1个起始位，7个数据位，1个校验位，1个停止位，若传输率为1200，则每秒钟传输的最大字符数为( C )。

（A）10个（B）110个（C）120个（D）240个 99．在异步通信方式中，通常采用（ B ）来校验错误。（A）循环冗余校验码（B）奇、偶校验码

（C）海明校验码（D）多种校验方式的组合 100．异步串行通信的主要特点是( B )。

（A) 通信双方不需要同步 (B) 传送的每个字符是独立发送的 (C) 字符之间的间隔时间应相同 (D) 传送的数据中不含有控制信息

101．串行通信中，若收发双方的动作由同一个时钟信号控制，则称为（A ）串行通信。（A）同步（B）异步（C）全双工（D）半双工

102. 在数据传送过程中，数据由串行变为并行，或由并行变为串行，这种转换是通过接口电路中的什么实现的（ B ）。

(A)数据寄存器 (B)移位寄存器 (C)锁存器 (D)状态寄存器

103、如8250设为异步通信方式，发送器时钟输入端和接收时钟输入端连接到频率19.2kHz输入信号上，波特率因子为16，则波特率为( A )波特？ A.1200 B.2400 C.9600 D.19200

104、若数据传送的速率为4800波特，则8250的分频次数为（） A、18H B、19H C、20H D、24H

105、异步串行通信中，收发双方必须保持（ C ）。 A.收发时钟相同 B.停止位相同 C.数据格式和波特率相同 D.以上都正确

106、在异步通信方式中，通常采用（ A ）来校验错误。 A.循环冗余校验码 B.奇、偶校验码

C.海明校验码 D.多种校验方式的组合 107.8253作为定时器和计数器时（ C ）。

(A)使用的计数方式相同 (B)工作方式不同 (C)实质相同 (D)输出定时信号不同 108. 8253的计数器的最大计数初值是（ D ）。 (A)65536 (B)FFFFH ()FFF0H (D) 0000H

109．要求从8253A定时器0的输出端OUT0得到200MHz的方波信号，应将8253A的通道0的工

作方式设置为（ D ）。

（A）方式0 （B）方式1 （C）方式2 （D）方式3 110.下列几种芯片中能完成定时/计数任务的是( D )。 (A) 8255A (B) 8237 (C) 8251 (D) 8254

111. 定时器/计数器8254内部有3个( C )位的计数器。 (A) 4 (B) 8 (C) 16 (D) 32

112. 某系统中欲采用8254的计数器0作频率信号发生器，引入计数器0的时钟频率为1.275MHz若要求它输出一个频率为5000Hz的信号，则在初始化时，送到计数器0的计数初值为（ D ）。 (A) 0FFFH (B) 02FFH (C) 01FFH (D) 00FFH

113. 当8253可编程定时/计数器工作在方式0时，控制信号GATE变为低电平后，对计数器的影响是（ B ）。

(A)结束本次计数循环，等待下一次计数开始 (B)暂时停止现行计数工作

(C)不影响本次计数，即计数器的计数不受该信号的影响 (D)终止本次计数过程，立即开始新的计数循环

114.某一测控系统要使用一脉冲信号产生单稳信号，如果使用8253可编程定时/计数器来实现此功能，则8253应工作在（ B ）。

(A)方式0 (B)方式1 (C)方式2 (D)方式3 (E)方式4 (F)方式5

115.某一测控系统要使用连续的方波信号，如果使用8253可编程定时/计数器来实现此功能，则8253应工作在（ D ）

(A)方式0 (B)方式1 (C)方式2 (D)方式3

(E)方式4 (F)方式5

116.若8253可编程定时/计数器处于计数过程中，当CPU对它装入新的计数值时，其结果将是（ D ）

(A)8253可编程定时/计数器禁止编程

(B)8253可编程定时/计数器允许编程，并改变当前的计数过程 (C)8253可编程定时/计数器允许编程，但不改变当前的计数过程

(D)8253可编程定时/计数器允许编程，是否影响当前计数过程随工作方式而变

117.当8253可编程定时/计数器工作在方式0，在初始化编程时，一旦写入控制字后B ） (A)输出信号端OUT变为高电平 (B)输出信号端OUT变为低电平 (C)输出端保持原来的电位值 (D)立即开始计数

118.INTEL8253通道工作B于方式3，接入6MHZ的时钟，如要求产生2400HZ的方波，则计数器的初值应为( B )

(A)2000 (B)2500 (C)3000 (D)4000 119.起动8253的计数器开始计数的方式有（ C ）。

(A)软件方式 (B)硬件方式 (C)软件和硬件方式 (D)门控信号 120.可以从8253的（ D ）寄存器中读出减计数器的值。 (A)控制寄存器 (B)计数初值寄存器 (C)减计数单元 (D)输出锁存寄存器

121．下列几种芯片中能接管总线且控制数据传送的是（ C ）。 (A) 8254 (B) 8255 (C) 8237 (D) 8250

122．要使系统能按直接存储器存取方式进行主机与外设间的数据传送，系统至少应有( C )芯片。（A）8250 （B）8259 （C）8237 （D）8255

123．占用CPU时间最少的传送方式是（ A ）。（A）DMA （B）中断（C）查询（D）无条件

124．在DMA传送过程中，实现总线控制的部件是（C ）。

(A)CPU (B)外部设备 (C)DMAC (D)存储器 125．如果采用两级8237A级联方式，最多可构成（ D ）个DMA通道。 (A)2 (B)4 (C)8 (D)16

126．在8237A用于存储器到存储器的数据传送时，使用（ B ）。

(A)通道0的现行地址寄存器指示源地址，现行字计数寄存器对传送的字节数计数，通道1指示目的地址。

(B)通道1的现行地址寄存器指示目的地址，现行字计数寄存器对传送的字节数计数，通道0指示源地址。

(C)通道2指示源地址，通道3的现行地址寄存器指示目的地址，现行字计数寄存器对传送的字节数计数。

(D)通道2的现行地址寄存器指示源地址，现行字计数寄存器对传送的字节数计数，通道3指示目的地址。

127．8237A各个通道可以采用循环优先权的方式，在这种方式下，刚刚被服务过的通道的优先级变为（ B ）。

(A)向上增加一级 (B)最低一级 (C)保持不变 (D)次高级

128．8237A用作存储器与存储器之间的传送时，从源地址中读出的数据通过（C ）送到目的地址单元中去。

(A)CPU的通用寄存器 (B)8237A中的读写缓冲器

130.一个8位D/A转换器的分辨能力可以达到满量程的( B )。 (A) 1/8 (B) 1/256 (C) 1/16 (D) 1/32

131.从转换工作原理上看，( B )的A/D转换器对输入模拟信号中的干扰抑制能力较强。 (A) 逐次逼近式 (B) 双积分型 (C) 并行比较式 (D) 电压频率式 132.能将数字信号转换为模拟信号的接口芯片是（ B ）。 (A) 8259 (B) D/A (C) 8251 (D) A/D

133．当外设输入的信号变化很快时，应考虑在A/D转换器的输入端加一个（ C ）。（A）传感器（B）滤波电路（C）采样保持器（D）多路模拟开关 134．使多路模拟信号共有一个A/D转换器时，需使用（ B ）。

（A）采样保持器（B）多路模拟开关（C）传感器（D）滤波电路 135．将各种物理信号变成电信号的装置称为（ B ）。

（A）采样保持器（B）传感器（C）模/数转换器（D）数/模转换器 136、DAC0832 采用下列哪种转换器。（ D ）

A、逐次逼近式A/D转换器 B、双积分式A/D转换器

C、权电阻解码网络D/A转换器 D、T型电阻解码网路D/A转换器 137、ADC0809采用下列哪种转换器。（ A ）

A、逐次逼近式A/D转换器 B、双积分式A/D转换器

C、权电阻解码网络D/A转换器 D、T型电阻解码网路D/A转换器

二、填空题

1．计算机是通过(数据 )、( 地址 )、( 控制 )总线把各个部件连接在一起，构成一个系统。

2．8086的数据总线是 ( 16 )位，地址总线是( 20 )位。

3．程序设计中使用的地址称为( 逻辑地址 )，而CPU对存储器单元进行操作时使用的地址称为（物理地址 )。

4．按存储器的分级原则，其容量最大的一级存储器成为( 外存 )，其速度最快的一级存储器成为( 寄存器 )。

5．微型计算机由( 硬件系统 )和( 软件系统 )两大部分组成。 6．8088与外部交换数据的总线宽度是（ 8 ）位，与寄存器组之间的数据总线宽度是（8 ）位，EU内部总线宽度是（ 16 ）位。

7．设AL=80H，AH=83H，AL和AH中的内容相加后，CF= （1），OF= （1 ），ZF= （0 ）， PF= （ 1 ），AF= （ 0 ），SF= （ 0 ）。

8．8086/8088将整个存储空间划分为许多逻辑段，每个逻辑段容量在（ 64KB ）以内，各个逻辑段（可以）相互重叠。

9．8086/8088中，某单元只能有一个（物理）地址，但可以有多个（逻辑）地址。 10．如果对堆栈进行操作，则段基址来源于（ SS ），偏移地址来源于（ SP ）。 11．某存储单元物理地址为32413H，则相对于段地址为3000H，其偏移地址为（ 2413H ），若，它的偏移地址是1003H，则其段地址为（ 3141H ）。

12．为保证动态RAM中的内容不消失，需要进行 ( 定时刷新 ) 操作。 13．随机存储器RAM主要包括( SRAM )和( DRAM )两大类。

14．构成64K*8的存储系统，需8K*1的芯片( 64 )片。

15．某RAM芯片的存储容量是8K×8bit ，则该芯片引脚中有( 13 )根地址线,( 8 )根数据线,如已知某半导体存储器芯片SRAM的引脚中有14根地址线和8根数据线，那么其存储容量应为( 16KB ）。

16．电路结构如下，请给出图中RAM1和RAM2的地址范围。 RAM1:92600H~927FFH

RAM2:92A00H~92BFFH

17.用2K×8的SRAM芯片组成32K×16的存储器，共需SRAM芯片（ 32 ）片，产生片选信号的地址至少需要（ 4 ）位。

18、8086和8088的地址总线有（ 20 ）根，能寻址（ 1 ）MB的存储器空间。 19．组成32M*8位的存储器，需要1M*4位的存储芯片共（ 64 ）片。 20.8086CPU从偶地址中按字节读时，存储器数据进入数据总线的( 数据线低8位 ) ；从

奇地址按字节读时，进入数据总线的( 数据线高8位 )。

21.设微机的地址总线为16位，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，则可用的最高地址是( 0BFFFH )。

22．对I/O端口有两种编址方法，它们是( 独立 )编址和( 统一 )编址。

23.CPU从I/O接口中的（状态端口）获取外设的“准备就绪”或“忙/闲”状态信息。 24．若要实现存储器与存储器、存储器与外设之间直接进行数据交换（不通过CPU）应采用的方法是（ DMA ）。

25．CPU与I/O接口间的信息一般包括( 数据信息 ) 、( 状态信息 ) 和(控制信息 ) 三类。

26．能支持查询传送方式的接口电路中，至少应该有( 状态 )端口和( 数据 )端口。 27.CPU 在指令的最后一个时钟周期检测INTR引脚，若测得INTR为（）且IF为（），则CPU在结束当前指令后响应中断请求。

28.从CPU的NMI引脚产生的中断叫做（），他的响应不受（）的影响。 29.中断控制器8259A中的中断屏蔽寄存器IMR的作用是（）。

30．在8086/8088微机中，实现CPU关中断的指令是（），实现开中断的指令是（）。 31．当用8259A管理INTR中断时，要发出EOI命令结束中断是操作( )命令字。 32．执行INT n指令时，其中断类型号由( )提供，响应INTR时，中断类型号由( ) 提供，响应NMI时，中断类型号由 ( ) 提供，

33．INTR、NMI均属于外中断，其中INTR被称为( 可屏蔽 )中断，NMI被称为( 不可屏蔽 )中断。

34．CUP复位时，由于( )被清零，使从INTR输入的可屏蔽中断不被响应。 35．2片8259A级联可管理( )个可屏蔽中断。

(3)需要地址多少位做芯片选择？

16、什么是中断源？为什么要设立中断优先权？什么是中断嵌套？何种情况下程序可能发生中

断嵌套？

17、8253每个计数通道与外设接口有哪些信号线，每个信号的用途是什么？

18、存储芯片为什么要设置片选信号？它与系统地址总线有哪些连接方式？采用何种连接方式可避免地址重复？采用哪些连接方式可节省用于译码的硬件？

19、什么是存储器连接中的“位扩充”和“地址扩充”？欲组成32KB的RAM存储区，在采用容量1K×4位的静态RAM芯片或容量16K×1位的静态RAM芯片的情况下，各需要多少芯片？ 20、什么是8237A的单字节传送方式和数据块传送方式，两者的根本区别是什么？数据块传送和请求传送对DREQ信号有效有什么要求？

四、程序设计题

1、已知某个8253的计数器0、1、2端口和控制端口的地址依次为40H～43H。要求设置计数器2工作在方式3，采用二进制计数，先低后高写入计数初值；计数初值为1024(400H)，请写出其初始化程序段。

2、计数器/定时器8253，振荡器（频率为2MHZ）振荡器的脉冲输出端接通道0的计数输入端CLK0，设8253的端口地址为200H---203H 请回答：

（1）该电路中一个通道的最大定时时间是多少？如何计算？

（2）若要8253的OUT端，能产生周期为1秒的连续方波，该如何解决？

（3）写出实现功能的8253初始化程序。

3、用8255A作为接口芯片，编写满足如下要求的3段初始化程序：

(1)将A组和B组置成方式0，A口和C口作为输入口，B口作为输出口。 (2)将A组置成方式2，B组置成方式1，B口作为输出口

(3)将A组置成方式1且A口作为输入，PC6和PC7，作为输出，B组置成方式1且作为输入口。

4、假定8255A的端口B工作于方式0，并作为输出口接一组发光二极管，端口A工作于方式0，并作为输入口接一组开关，编程完成8255A的初始化，并实现当某个开关闭合时（接地）相应位发光二极管点亮，当某个开关打开时（接电源）相应位二极管熄灭，（假定8255A的端口地址为80-83H）

5、设8237A的端口地址为00-0FH，使2号通道工作在块传输模式，地址减1变化，不自动设置功能，把内存2580H开始的2KB字节传送给外设端口。DACK为高电平有效，DREQ为低电平有效，循环优先级方式，正常时序，不扩展写信号，其他通道无存储器到存储器传输模式，试设计8237A的初始化程序。

6、用DAC0832转换器实现一个阶梯波的产生，试编写该程序。

接口技术复习题.doc 将本文的Word文档下载到电脑下载失败或者文档不完整，请联系客服人员解决！

下载这篇word文档