辽宁工程技术大学毕业设计
LM324的实物图如图2.1.10：
图2.1.10 LM324 实物图
Figure2.1.10 True thing configeration of LM324
LM324的原理图如图2.1.11所示：
图2.1.11 运放原理图
Figure2.1.11 Operational amplifier schematic diagram
LM324 引脚原理图如下图2.1.12：
图2.1.12 LM324 引脚原理图
Figure2.1.12 LM324 Pin schematic configuration
5
靳琳：数字频率计的设计
LM324的特点： 1) 短路保护输出； 2) 真差动输入级； 3) 可单电源工作：3V-32V；
4) 低偏置电流：最大100nA（LM324A）； 5) 每封装含四个运算放大器； 6) 具有内部补偿的功能； 7) 共模范围扩展到负电源； 8) 行业标准的引脚排列； 9) 输入端具有静电功能。
2.1.2 74HC14
74HC14可以实现六路施密特触发反相器，可以将缓慢变化的出入信号转换成清晰无抖动的输出信号。
图2.1.20 74HC14 引脚图 Figure2.1.20 74HC14 Pin configuration
74HC14的功能表如表2：
表2 功能表
Tablet.2 Function table of 74HC14
Input A L H
Output Y H L
6
辽宁工程技术大学毕业设计
74HC14特点：
1) 宽的电源电压范围 2-6V； 2) 低的输入电流 1uA； 3) 高的负载能力 10个TTL负载；
4) 高的工作速度（典型值）tpd=12ns(Vcc=5V,CL=15PF)； 5) 低的电源电流 20uA(74HC)； 6) 滞后电压（典型值） 0.9V(Vcc=4.5V)。
2.1.3 74HC160
74HC160有四个并行预置数据输入（A、B、C、D），一个低电平有效的预置数据控制LOAD，一个高电平有效的清除输入CLR，两个计数允许控制ENT、ENP，一个时钟输入CLK和BCD计数输出，串行进位输出。
74HC160的引脚图如图2.1.30所示：
图2.1.30 74HC160引脚图 Figure2.1.30 74HC160 pin configuration
HC160具有异步清除功能。当CLR为高电平时，QA、QB、QC、QD均为低电平，而与CLK状态无关。
该器件具有同步置数功能，当LOAD为低电平时计数功能被禁止，在CLK上升沿作用下A、B、C、D的数据被置入计数器并呈现在QA、QB、QC、QD。
该器件的计数是同步的，器件的计数由ENT、ENP控制（ENT还控制RCO输出），当ENT、ENP均为高电平时，在CLK上升沿作用下QA、QB、QC、QD同时变化。当器件计数到最大（QA、QB、QC、QD为1001时）RCO输出一个高电平脉冲，其持续时间
7
靳琳：数字频率计的设计
近似等于QA的高电平部分。
利用ENT、ENP和RCO可级联成N位同步计数器，RCO的高电平输出脉冲可用作各级联级的允许控制。
74HC160的功能如表3所示：
表3 74HC160功能表 Tablet.3 Function table of 74HC160 符号 功能 RCO 进位输出端 CLK 时钟输入端 CLR 清除端 ENT、ENP 计数允许控制端 QA、QB、QC、QD 数据输出端 A、B、C、D
数据输入端
GND 地
LOAD
预置数据控制端
Vcc
电源
图2.1.31是74HC160的实物如下图所示：
图2.1.31 74HC160实物图 Figure2.1.31 The true thing of 74HC160
74HC160特点：
8
辽宁工程技术大学毕业设计
1) 宽的电源电压范围 2~6V； 2) 低的输入电流 1uA；
3) 高的负载能力 10个TTL负载；
4) 高的工作速度（典型值） Fmax=43MHz(Vcc=5V，CL=15PF)； 5) 低的电源电流 80UA（74HC）。
2.1.4 CD4051
图2.1.40是CD4051引脚图描述：
图2.1.40 CD4051引脚图 Figure2.1.40 CD4051 Pin configuration
CD4051功能表描述如表4：
表4 CD4051功能表
Tablet.4 Function table of CD4051 符号 A、B、C I0/O0～I7/O7
INH O/I VDD VEE Vss
功能 地址端 输入输出端 禁止端 公共输出/输入端
正电源 模拟信号地 数字信号地
CD4051相当于一个单刀八掷开关，开关接通哪一通道，由输入的3位地址码ABC
9