测试时，只要通过对输入1111、0111、1011、1101、1110五项进行检测就可判断其逻辑功能是否正常。
表4 +5V An 输 入 Bn 1 1 0 1 1 Cn 1 1 1 0 1 Dn 1 1 1 1 0 输 出 Y1（V） Y2（V） 0.03 4.4 4.4 4.4 4.4 0.03 4.4 4.4 4.4 4.4 接逻辑开关﹠
1 0 1 图7 测电压验证与非门逻辑功能逻辑图
(2) 通过观察与非门输入输出电压波形进行验证。
+5V
Vi & Vi
(a) （b) 图8 测波形验证与非门逻辑功能图
分别按图8(a)、(b)接线，将其中一个输入端接信号发生器TTL方波（频率为1kHz），用示波器观察两种电路的输入输出波形，记录于图9(a)、(b)。
Vo & +5V Vo
1 1 Vi Vi
t
Vo
Vo
t
t t
(a) (b)
图9 波形图 五、集成电路芯片简介
数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1所示。识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，?依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS20为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。 六、TTL集成电路使用规则
1、接插集成块时，要认清定位标记，不得插反。
2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。电源极性绝对不允许接错。
3、闲置输入端处理方法
(1) 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。
(2) 直接接电源电压VCC（也可以串入一只1～10KΩ的固定电阻）或接至某一固定电压(＋2.4≤V≤4.5V)的电源上， 或与输入端为接地的多余与非门的输出端相接。 (3) 若前级驱动能力允许，可以与使用的输入端并联。
4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R≤680Ω时，
输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。
5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。
6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般取R＝3～5.1 KΩ。
七、实验报告总结
1.实验所测数据要填入相应表格,所画波形要标出幅值和周期，并标出单位。（单位和画图在上面所示）
原波形 图（a）接线波形 图（B）接线波形
单位图像
2、画出实测的电压传输特性曲线，并从中读出各有关参数值。
电压传输特性曲线54Vo(V)3VO(V)21000.20.40.60.811.5Vi(V)22.533.54
由图像可以的出：开门电平Von为2V左右，关门电平Voff为1.4V左右，输出高电平Voh为4.4V左右，输出低电平Vol为0.16V左右。
3、记录、整理实验结果，并对结果进行分析。
结果在误差范围之内，结果符合与非门的逻辑功能，实验结果成立。各项数据结果如上所示
4、实验总结及体会。 实验总结：
1、 通过实验，可以得出TTL集成逻辑门（与非门）的逻辑功能，实验测得结果如表达式所
示：
Y=（a+b+c+d）’
2、 从实验图像放大仔细观察可得，图像输出波形与原来波形有极微小延时，符合实际情况 3、 通过主要参数的测量，可以得出扇出系数为73.18，说明该集成块的负载能力大，tpd
说明平均延时时间较长，经过查阅相关资料，74LS20中LS为low speed的意思，低速的集成块，延时的时间相对高速的较长
体会：
通过实验，可以了解到与非门的工作状态，与逻辑功能，符合书本所说的，虽然误差是无可避免的，但是实验结果是相符的。实验是最好验证理论的手法，通过实验可以锻炼自己对实验过程的严谨。在实验中需要注意以下几点：
1、 在连接线路的时候必须要进行断电处理
2、 插入集成块的时候要细心，不要弄坏针脚，注意小缺口是向左的 3、 用万用表检测的时候要注意电流档和电压档的选择