作者：李天舒 论文题目：八路数字抢答器的设计与探讨
2八路数字抢答器的系统设计
2.1系统控制要求
该设计方案主要包括以下功能:
（1）主持人按下“开始”按钮,扬声器发出“嘀嗒声”,八位应答器开始工作。 （2） 八路抢答按钮的编号分别为1-8, 但每一次只能有能够抢答完成;。
（3）如果一个人回答了一个成功的答案,发光二极管将立即点亮并显示数字管上的道路的数量,直到主机按下零开关,其余的无法回答。
（4） 主持人按“清零”按钮后, 必须下次重新按“开始”按钮才能继续抢答。
2.2系统设计
本设计是基于AT89C51单片机控制的,通过7SEG模块、发光二极管、蜂鸣器进行报警显示。以AT89C51单片机为核心的控制系统。完成信号传达,操作控制和显示等功能。该系统由AT89C51单片机、矩阵键盘和显示电路组成。该电路的工作原理如图2-1所示。
图2-1 系统工作原理图
3
江苏农林职业技术学院毕业论文（设计）
3硬件部分的设计
3.1抢答器的整体电路设计
八位抢答器的整个电路如图3-1所示。它的工作原理是,主机将切换开关“零”状态,应答装置处于禁止状态,然后主机将开关切换到“开始”。当答案被宣布时,玩家成功地回答答案,单片机将锁定号码并提示扬声器。
图3-1 八路抢答器的完整电路
3.2 AT89C51单片机
（1） 基本介绍
AT89C51是一种低电压、高性能的CMOS8位微处理器,具有4K字节闪烁可编程可擦除只读存储器,通常称为单片微型计算机。该器件采用Atmel高密度非易失性存储器制造技术,与
4
作者：李天舒 论文题目：八路数字抢答器的设计与探讨
工业标准MCS-51指令集和输出引脚兼容。ATMEL的AT89C51由于多功能8位CPU和单片机闪烁存储器的结合,是一种高效的微控制器,为许多嵌入式控制系统提供了高灵活性和低成本的方案。
(2) 主要特性
两个16位128字节内部RAM、32个I/O端口线、AT89C51提供以下标准功能:4K字节闪存、定时/计数器、55个矢量两个中断结构、全双工串行通信端口、片上振荡器和时钟电路。同时,AT89C51可以减少到0Hz的静态逻辑操作,并支持两种软件可选的节电模式。空闲闲模停止CPU工作,但允许RAM、定时定/计数器、串行通信端口和中断系统中断系统。掉电模式保存RAM的内容,但振荡器停止并禁止所有其他组件工作,直到下一个硬件复位。
与MCS-51 兼容
.4K字节可编程FLASH存储器 ·寿命：1000写/擦循环 ·数据保留时间：10年 ·全静态工作：0Hz-24MHz ·三级程序存储器锁定 ·128×8位内部RAM ·32可编程I/O线 ·两个16位定时器/计数器 ·5个中断源 ·可编程串行通道 ·低功耗的闲置和掉电模式 ·片内振荡器和时钟电路
5
江苏农林职业技术学院毕业论文（设计）
（3）管脚说明
VCC：供电电压。 GND：接地。
P0口:P0口是一个8位漏开漏开I/O端口,每个脚吸收8TTL栅极电流。当P0端口的引脚被写入第一时间1时,它们被定义为高电阻输入。P0可以用于外部程序数据存储部,它可以被定义为低八位的数据在F/地址。ASH当FASH检查编程中,使用P0端口作为原始代码输入端口。
时,P0输出原始代码。此时,外部电阻器必须连接到P0。
P1端口:P1端口是一个具有内部上拉电阻具有内部上拉电有的8位双向I/O端口,P1端口
输出4TTL栅极电流。在P1缓冲器可以接收引脚被写入到1之后,它被内部拉高,并且可以用
作输入。P1端口被外部拉低,输出电流是由于内部上拉引起的。当编程和检查Flash时,P1端口被接收为低八位地址。
P2端口:P2端口是一个8位双向I/O端口,具有内部拉阻。可以接收P2端口缓冲器并输出4个TTL栅极电流。当P2端口被写入“1”时,引脚被内部拉电阻拉起并被用作输入。作为输入,P2端口的引脚被从外部拉下来并输出电流。这是由于内部拉起。当为外部程序存储器或16位地址外部数据存储器访问P2端口时,P2端口的输出地址为八位高。当地址“1”被赋予时,它利用内部拔出的优点,当外部八位地址数据存储器被读取和写入时,P2端口输出其特殊功能寄存器。P2端口在闪存编程和验证期间接收高八位地址信号和控制信号。
P3端口:P3引脚是8个双向I/O端口与内部拉电阻器,它可以接收4个TTL栅极电流。当P3端口写入“1”时,它们被内部拉到高电平并用作输入。作为输入,因为外部下拉是低的,P3端口将输出电流(IL),这是由于上拉。P3端口还可以作为AT89C51的专用功能端口。
P3口也可作为AT89C51的一些特殊功能口，如下表所示： 口管脚 备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（计时器0外部输入） P3.5 T1（计时器1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通）
P3端口还检查和接收闪烁控制和编程的一些控制信号。
复位输入。当振荡器复位装置时,应保持两持两个机器周期的RST电平。
6
作者：李天舒 论文题目：八路数字抢答器的设计与探讨
ALE/PROG:当访问外部存储器时,地址锁存器的输出电平用于锁存地址的低位字节。在闪速编程期间,该引脚用于输入编程脉冲。通常,ALE终端在恒定频定频率中输出正脉冲信号,这是振荡器频率的1/6。因此,它可以用于外部输出脉冲或用于定时目的。然而,应注意,每当
储器时,将跳过ALE脉冲。如果您想禁止ALE的输出,可以在SFR8EH地址上使用外部数据存设置0。此时,ALE仅在MOVC指令为ALE时执行MOVX。此外，如果行微处理器在外部执行状态下执行ALE,则该位无效。
/PSEN的门控信号:外部程序存储器。在取出外部程序存储器时,每个机器周期是两倍
/PSEN有效。但是,当访问外部数据存储时,这两个有效/PSEN信号将不出现。
/EA/VPP:当/EA保持低时,在该期间存储外部程序存储器(000 H-FFFH),而不管是否存在内部程序存储器。当加密模式为1时,/EA将锁定内部复位,并且当EA端保持高时,内部程序存储器将被存储。在闪速编程期间,这个引脚也被应用到12V编程电源(VPP)。XTAL1的输入:反向振荡放大器和内部时钟工作电路的输入。
XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。
（4）振荡器特性
输入和输出。反向放大器可以配置为片上振荡器。XTAL1和XTAL2分别是反向放大器的石静和陶瓷振荡都可以使用。内部时钟信号如果使用外部时钟源驱动器,XTAL2不应该连接。
的输入将通过两个分频触发器,因此不需要外部时钟信号的脉冲宽度,但必须保证脉冲的高低电冲的宽度
3.3独立键盘设计
独立键盘的特点是每个按钮占用一个单独的I/O端口。每个键不影响另一个I/O线的状态,它在一些设置中使用。您可以使用JNB或JB查询哪个键被按下并转到相应的函数处理程
键用,单片机的并行I/O口选选P1口。P1端口是八个双向I/O序。由于设于不多,采用了独立的电阻。本设计采用各端口直接通过键接地的方式。当键有效地接地时,端端口,提供内部上拉口被拉低到低电平并输出电流。在编程中,“抖掉”的关键是软件延迟。键盘电路如图3-2所示。
7