变成其所要求的信号，此时数字频率计与被测信号的频率相同，时基电路提供标准时间基准信号，此时利用所获得的基准信号来触发控制电路，进而得到一定宽度的闸门信号，当1s信号传入时，闸门开通，被测量的脉冲信号通过闸门，其计数器开始计数，当1s信号结束时闸门关闭，停止计数。根据公式得被测信号的频率f=NHz
图2.2系统结构框图
输入电路：由于输入的信号可以是正弦波，三角波。而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。
频率测量：被测信号经过整形之后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号主要由32.768KHz的晶振构成一个较稳定的震荡电路，经整形分频后，产生一个标准的时基信号，作为闸门的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟个数，这样就达到了测量的目的。
计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。在计数的时候数码管不显示数字。当计数完成后，此时要使数码管显示计数完成后的数字。
控制电路：控制电路里面要产生计数清零信号和锁存控制信号。控制电路工作波形示意图。其工波形图见附录一。
4
第三章 单元电路设计
3.1时基信号产生电路：
方案一、NE555定时器组成的多谐振荡器
采用NE555组成的多谐振荡器其电路图见图3.1.1所示
图3.1.1
接通电源后，电容被充电，当Vc上升到（2/3）Vcc时，使Vo为低电平，同时放电三极管T导通，此时电容C通过R2和T放电，Vc下降。当Vc下降到（1/3）Vcc时Vo翻转为高电平。电容器C放电所需的时间为
当放电结束时， T截止， Vcc将通过R1、R2向电容C充电，Vc上升到由（1/3）Vcc上升到（2/3）Vcc所需的时间为:
当Vc上升到（2/3）Vcc时，电路又翻转为低电平。如此周而复始，于是在电路的输出端就得到一个周期性的矩形波。其振荡频率为：
5
方案二、采用32.768KHz的晶振分频电路
由晶振产生固定频率的时钟信号再用CD4060分频以获得较稳定额时间基准信号，以便准确的控制主控门的开启时间，其电路见图3.1.2所示：
图3.1.2
该电路的主要作用是产生2Hz的信号以便产生0.5Hz的石基信号(即周期为2秒，脉宽为1秒的闸门信号)为锁存器提供锁存信号和为计数电路提供计数闸门信号，实现频率计数与显示。时基信号产生电路由一个频率为32.768KHz的晶振和一块CD4060分频器以及外围元件够成。CD4060(IC)是一种带有振荡器的14级分频器电路。用作振荡器时需外接R、C元件或石英晶体和电容器。内部包含两个非门和14级2分频电路，它所产生的信号频率为32768Hz，经14级两二分频后，得到一个2Hz的脉冲信号。上图CLK_OUT_XTAL为2Hz信号的输出端。
方案选择
由于NE555构成的多谐振荡器存在定时不是特别的精确存在温漂以及最终电路调试比较复杂等。而用晶振产生的基本时钟信号的晶振不容易受外界温度的影响频率固定而且非常的精确，在最终的电路调试阶段也比NE555更容易调试成功。最终我们选择方案二。
3.2放大整形电路：
其放大整形电路的电路图如3.2所示。整形放大电路的主要作用是将交变信号整形为数字信号（即幅度为5V的方波信号），其电路主要由比较器组成，该电路中我们选用LM339作为比较器。其中4端为整形电路输入端，2端为整形电路输出端，5端接地为参考点构成过零比较器。此电路在信号输入端加入了102pf的旁路电容用于虑掉输入的高频干扰以免引起错误的计数影响测量精度。
此外由于单门限电压比较器虽然有电路简单、灵敏度高等特点，但其抗干扰能力较差。提高抗干扰能力的一种方案是采用迟滞比较器。迟滞比较器，顾名思义，迟滞比较器是一个基友迟滞回环传输特性的比较器。在反相输入单门限电压比较器的基础上引入了正反馈网络如图3.2所示，就组成了一个具有双门限值的反相输入迟滞比较器。由于正反馈的作用，这种比较器门限电压是随输出电压Vo的变化而改变的，他的灵敏度低一些但是其抗干扰能力却大大的提高了。
6
图3.2放大整形电路
3.3计数电路
为了提高计数速度，可采用同步四位十进制计数器。其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来之前，根据当前计数器状态，利用逻辑控制电路，准备好适当的条件。当计数脉冲沿到来时，所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态.
由于频率计数测量范围1-9999Hz因此我们计数电路部分我们选用4片十进制加法计数器74LS160的级联来实现O-9999Hz的频率显示，74LS160为可预置的十进制同步计数器。
所有四片74LS160的2脚为脉冲信号的输入端接入待测脉冲信号，1脚为清零端接入清零信号。74LS160(U11)的TC进位端接74LSl60(U10)的CEP和CET使能端；74LS160(U10)的进位端接74LS160(U09)的CEP和CET使能端；74LS160(U09)的进位端接74LS160U(08)的CEP和CET使能端；三块计数器的LD端接电源,使其一直不需要置数，CLR端接时基电路，由时基电路来控制计数与清零。这样在计数后会在每一位74LS160的Q0-Q3端以8421BCD码输出相应的计数数值。其单元电路图如图3.3所示。
图3.3 计数电路
7
3.4译码显示电路
显示电路部分主要由4块CD4511和四位共阴数码管显示组成。CD4511是一片CMOS BCD—锁存/7 段译码/驱动器，用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器。其特点是有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动共阴LED数码管。
CD4511主要实现译码、驱动和锁存的功能。由于计数器的频率较快，而我们在电路中我们采用的是动态显示，为了显示的稳定，便于观察，所以在计数器的输出端进行锁存。该锁存的锁存信号由石基电路来提供，且第5脚是锁存端，是上升沿触发锁存当第5脚有一个上升沿立即锁存输入脚7、1、2、6的数据，并且立即呈现在输出脚13、12、11、10、9、15、14上。由于输入电压为4.7V左右直接驱动数码管会导致电流过大在CD4511上面消耗的功率较大芯片会很发热，因此我们在每一个人LED灯对应的线路加了限流电阻为220欧姆。其显示电路的单元电路图如图3.4所示。
图3.4 译码显示电路
3.5逻辑控制电路
计数器与锁存器控制电路部分主要是控制计数器的清零，计数与锁存电路的锁存显示。该电路的核心器件是一块DC触发器74LS74与一块与非们74LS00和非门74LS14组成。CLK_OUT_XTAL为2Hz的方波信号（即周期是0.5s，石基电路产生）的输入端。CLEAR和LE。为控制信号的输出端，分别接计数器的清零端和锁存电路的LE端。Q1、Q2、CLEAR、LE的信号时序图详见附录一。控制逻辑的电路图如图3.5所示。
8