20130416数字电路实验讲义(6)

2018-11-27 09:39

中国传媒大学南广学院传媒技术学院 1 3、负边沿J—K触发器功能测试 双J-K负边沿触发器74LS112芯片的逻辑符号如图4-4所示。自拟实验步骤,测试其功能,并将结果填入表4-4中。若令J=K=1时,CP端加连续脉冲,用双踪示波器观察Q~CP波形,和D FF的D和Q相连时观察到的Q端的波形相比较,有何异同点?

图4-4

4、触发器功能转换

(1)将D触发器和J-K触发器转换成T触发器,列出表达式,画出实验电路图。

(2)输入连续脉冲,观察各触发器CP及Q端波形。比较两者关系。 (3)自拟实验数据表并填写之。

表4-4

六、实验报告

1、整理实验数据并填表。

2、写出实验内容3、4的实验步骤及表达式。 3、画出实验4的电路图及相应表格。 4、总结各类触发器特点。

25

中国传媒大学南广学院传媒技术学院

实验五 触发器(二)三态输出触发器及锁存器

一、实验目的

1、掌握三态触发器和锁存器的功能及使用方法。 2、学会用三态触发器和锁存器构成功能电路。

二、实验原理

1、D锁存器是由同步RS触发器改接而成的,可用来存储数据信号。

其电路如图5-1所示。在图中,门C的输出既送到了门A,也送到了门E,当CP=0时,门C、E被封锁,触发器保持原来状态。当CP=1时,若D=0,则门C输出高电平,门E输出低电平,触发器置O;若D=1,则门C输出低电平,门E输出高电平,触发器置1。也就是说D是什么状态触发器就被置成什么状态,所以有特征方程Qn+1=D,CP=1时有效。

图5-1 D锁存器

图5-3是集成电路四D锁存器74LS75,每个D锁存器由一个锁存信号G(即前述CP)控制,当G为高电平时,输出端Q随输入端D信号的状态变化,当G由高变为低时,Q锁存在G端由高变低前Q的电平上。

2、三态输出触发器是由基本RS触发器与三态输出与非门(又称三态门)连接而成的。

图5-2是三态输出触发器的一种电路,A是基本RS触发器,B是三态与非门。基本RS触发器如实验六所述。这里简单介绍三态与非门:三态门与其它与非门比较,除了通常的高电平和低电平两个输出状态外,还有第三种输出状态---高阻态。处于高阻态时,电路与负载之间相当于开路。它有一个控制EN端(又称禁止端或使能端)。EN=0为正常工作状态,实现Q= Q1Q1 的功能;EN=1为禁止工作状态,Q输出呈高阻状态。这种在控制端加‘0’信号时电路才能正常工作的工作方式称为低电平使能。反之,则为高电平使能。

本实验使用的是集成电路三态输出触发器,包含有4个R—S触发单元,输

26

中国传媒大学南广学院传媒技术学院

出端均用CMOS三态门对输出状态施加控制。当三态截止时电路输出呈“三态”,即高阻状态。管脚排列见图5-5。

图5-2 三态输出触发器

三、实验仪器及材料

1、双踪示波器 一台

2、器件: CD4043 (三态输出四R—S触发器) 一片 74LS75 (四位D锁存器) 一片

四、预习要求

1、预习三态触发器的工作原理,及相关内容。 2、熟悉CD4043、74LS75的逻辑功能。

五、实验内容及步骤 1、锁存器功能及应用

图5-3 74LS75锁存器

(1)验证图5-3锁存器功能,并列出功能状态表。 (2)用74LS75组成数据锁存器

按图5-4接线,1D~4D接逻辑开关作为数据输入端,G1-2和G3-4接到一起作为锁存选通信号ST,1Q~4Q分别接到7段译码器的A-D端,数据输出由数码管显示。

设:逻辑电平H为‘1’,L为‘0’

ST=1,输入0001,0011,0111,观察数码管显示。 ST=0,输入不同数据,观察输出变化。

27

中国传媒大学南广学院传媒技术学院

图5-4 用74LS75组成数据锁存器 图5-5 三态R-S触发器 2、三态输出触发器功能及应用

CD4043是三态R-S触发器,其包含有4个R-S触发器单元,输出端均用CMOS传输门对输出状态施加控制。当传输门截止时,电路输出呈“三态”,即高阻状态。管脚排列见图5-5。

(1)三态输出R-S触发器功能测试

验证R-S触发器功能,并列出功能表。

注意: (a)不用的输入端必须接地,输出端可悬空。

(b)注意判别高阻状态,参考方法:输出端为高阻状态时用万用表电

压档测量电压为零,用电阻档测量电阻为无穷大。

(2)用三态触发器CD4043构成总线数据锁存器 图5-6是用CD4043和一个四2输入端与非门CD4081(数据选通器)及一片CD4069(做缓冲器)构成的总线数据锁存器。

(A)分析电路的工作原理。(提示:ST为选通端,R为复位端,EN为三态功能控制端)。

(B)写出输出端Q与输入端A、控制端ST、EN的逻辑关系。 (C)按图接线,测试电路功能,验证(1)的分析。 注意: CD4043的R和EN端不能悬空,可接到逻辑开关上。

六、思考和选做 1、图5-4中,输出端Q与输入端A的相位是否一致?如果想使输出端与输入端完全一致,应如何改动电路?

2、如果将输入端A接不同频率脉冲信号,输出结果如何?试试看。

28

中国传媒大学南广学院传媒技术学院

七、实验报告

1、总结三态输出触发器的特点。

2、整理并画出CD4043和74LS75的逻辑功能表。 3、比较图5-4和图5-6锁存器的组成、功能及应用。

图5-6

29


20130416数字电路实验讲义(6).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:如何看宝宝大便

相关阅读
本类排行
× 注册会员免费下载(下载后可以自由复制和排版)

马上注册会员

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: