MOVAX,STACK MOVSS,AX MOVAX,TOP MOVSP,AX
MOVCX,4；输入4次 MOVDX,CX；转换4次
MOVBX,0；用BX保存输入数
RE1:MOVAH,1；从键盘输入
INT21H
CALLZH；通过子程序转换
SHLBX,CL；组合成十六进制数 ADDBL,AL DECDX
JNZRE1；循环输入四个数 MOVAX,BX
MOVOUT_ASC_SUM,'+' CMPAX,0
JGEL4；不是负数，转移 NEGAX
MOVOUT_ASC_SUM,'-'
L4:CWD
MOVBX,10000 DIVBX
ADDAL,30H；将万位转换为数字（商应在AX内，但因为商不大于9,所以有效部 分在al内）
MOVOUT_ASC_SUM+1,AL；保存万位数字
MOVAX,DX；将余数置入AX内，以便当作被除数 CWD
MOVBX,1000 DIVBX
ADDAL,30H
MOVOUT_ASC_SUM+2,AL；保存千位数字
MOVAX,DX；将余数置入AX内，以便当作被除数 MOVBL,100 DIVBL
ADDAL,30H
MOVOUT_ASC_SUM+3,AL；保存百位数字 MOVAL,AH CBW
MOVBL,10 DIVBL
ADDAL,30H
MOVOUT_ASC_SUM+4,AL；保存十位数字 ADDAH,30H
MOVOUT_ASC_SUM+5,AH；保存个位数字 MOVDX,OFFSETOUT_ASC_SUM MOVAH,09H INT21H
MOVAH,4CH INT21H
ZHPROC
CMPAL,'9'；将ASCII码转换为16进制 JBEA2；键入值≤?9?（?0?-?9?）则减30H CMPAL,'a'；键入值＜?a?(?A?-?F?)则减37H JBA1
SUBAL,20H；值在?a?-?f?则先减20H,再减37H A1:SUBAL,7 A2:SUBAL,30H
RET
ZHENDP CODEENDS
ENDSTART
（以上参考答案由黄玉清整理）
习题五处理器总线时序与系统总线
主要内容：处理器总线时序与系统总线。8086／8088CPU外部引脚信号；8086／8088系统组成和总 线时序。
5.18086/8088CPU有40条引脚，请按功能对它们进行分类？ 【答】按功能可分为:地址总线:AD0～AD15,A16～A19,ALE,BHE;
数据总线:AD0～AD15,DEN,DT/R;
控制总线:M/IO,WR,RD,HOLD,HLDA,INTR,INTA,READY,RESET.
5.28086/8088有两种工作方式，它们是通过什么方法来实现？在最大方式下其控制信号怎样产生？ 【答】MN/MX引脚接至电源(+5V),则8086CPU处在最小组态（模式）;MN/MX引脚接地,则8086CPU处在
最大组态（模式）。
在最大模式下，需要用外加电路来对CPU发出的控制信号进行变换和组合，以得到对存储器 和I/O端口的读/写信号和对锁存器8282及对总线收发器8286的控制信号。 5.38086／8088CPU的地址总线有多少位？其寻址范围是多少？
【答】8086/8088CPU的地址总线均为20位,.8086/8088CPU的寻址范围为1MB; 5.4在8086／8088CPU工作在最小模式时， （l）当CPU访问存储器时，要利用哪些信号？ （2）当CPU访问外设接口时，要利用哪些信号？
（3）当HOLD有效并得到响应时，CPU的哪些信号置高阻？
【答】（1）当CPU访问存储器时,要利用ALE(地址锁存允许信号输出)， DEN (数据允许信号)， /(RDT数
RD （读信号输出）， WR (写信号输出)， 据收发信号)， /(IOM /输入输出控制信号输出)， 存储器
BHE (高8位数据总线充许)，NMI(非屏蔽中断输入引腿)。
（2）当CPU访问外设接口时,要利用当CPU访问存储器时,ALE(地址锁存允许信号输出)， DEN (数
RD（ 读信号输出）， 据允许信号) /(RDT数据收发信号)， /输入输出控制信号输出)， /(IOM存储器
WR 写信号输出， BHE 高8位数据总线充许， INTA (中断响应信号输出)。 （3）当HOLD有效并得到响应时,CPU使地址/数据总线和控制状态线置高阻。 5.5若8086工作于最小方式，试指出当CPU完成将AH中的内容送到物理地址为9100H的存储单元操
WR作时，以下哪些引脚信号应为低电平：7/ SBHE（总线周期的第一部分时间） RD 、 、
IOM/、
RDT/。
【答】7/
, WRSBHE 这两个信号为低电平.
5.6分析8086/8088CPU最大方式下的读操作时序。
【答】对于存储器读周期,在T1开始,8086发出20位地址信息和S0～S2状态信息.在T2期间,8086将
AD15～AD0切换为数据总线,8288发出有效的读存储器命令MRDC.在T3状态开始时,8086采样 READY,当READY有效时进入T4状态,8086读取在数据线上的数据,到此,存储器读操作结束(I/O 读周期与存储器读周期基本相同,只是I/O接口的速度较慢,通常会在T3后插入TW等待状态). 5.78086/8088I/O的读/写周期时序与M读/写周期的主要差异是什么？
【答】在8086存储器周期中，控制信号M/IO始终为高电平；而在I/O周期中，M/IO始终为低电平。 5.88086CPU工作在最小模式（单CPU）和最大模式（多CPU）主要特点是什么？有何区别？
【答】最小模式:MN/MX+5V,构成小规模的应用系统,只有8086一个微处理器,所有的总线控制信号均为
8086产生,系统中的总线控制逻辑电路,减少到最小;不需总线控制器8288；适用于单一处理机系 统。
最大模式:MN/MX接地,用于大型(中型)8086/8088系统中,系统总是包含有两个或多个微处理器, 其中一个主处理器就是8086或8088.其它的处理器称协处理器,协助主处理器工作,需要总线控制 器来变换和组合控制信号，需总线控制器8288;适用于多处理机系统。
5.9总线周期的含义是什么?8086/8088的基本总线周期由几个时钟组成?如果一个CPU的时钟频率为
24MHz,那么,它的一个时钟周期为多少?一个基本总线周期为多少?如主频为15MHz呢?
【答】总线周期:是计算机执行一条访问内存或端口的机器指令的时间；8086/8088的基本总线周期由4
个时钟周期T组成。
如果CPU的时钟频率为24MHz，那么它的一个时钟周期为41.5ns，一个基本总线周期为166ns； 如果CPU的时钟频率为15MHz，那么它的一个时钟周期为66.67ns，一个基本总线周期为266.67ns。 5.10从引腿信号上看,8086和8088有什么不同?
【答】①由于8088只能传输8位数据，所以8088只有8个地址/数据复用引脚；而8086是按16位
传输数据的，所以有16个地址/数据复用引脚；②8086和8088的控制线引脚定义中第28和34 腿也不一样，在最小模式时，8088和8086的第28引脚的控制信号相反，而8086的第34腿为
BHE/S7，BHE用来区分是传送字节、还是字，8088的第34腿为SS0，用来指出状态信息，不能复 用。
5.11CPU启动时,有那些特征?如何寻找8086/8088系统的启动程序?
【答】在8088/8086系统中，CPU启动后，处理器的标志寄存器、指令指针寄存器IP、段寄存器DS、SS、
ES和指令队列都被清零，但是代码段寄存器CS被设置为FFFFH。因为IP=0000，而CS=FFFFH，所 以，8088/8086将从地址FFFF0H开始执行指令。通常，在安排内存区域时，将高地址区作为只读 存储区，而且在FFFF0H单元开始的几个单元中放入一条无条件转移指令，转到一个特定的程序中， 这个程序往往实现系统初始化、引导监控程序或者引导操作系统等功能，这样的程序叫做引导和 装配程序。
5.128086和8088是怎样解决地址线和数据线的复用问题的?ALE信号何时处于有效电平?
【答】8086/8088通过利用ALE信号的是否有效来解决地址线和数据线的复用问题。ALE作为最小模式
的地址锁存允许信号输出端，在任何总线周期的T1状态，ALE输出有效电平，以表示当前在地址 /数据复用总线上输出的是地址信息。
5.13BHE信号和A0信号是怎样的组合解决存储器和外设端口的读/写操作的?这种组合决定了
8086系统中存储器偶地址体及奇地址体之间应该用什么信号区分?怎样区分?
BHE
A0
操作
ADAD ADAD ADAD
引腿
00从偶地址开始读/写一个字015~ 10从偶地址单元或端口读/写一个字节07~ 01从奇地址单元或端口读/写一个字节815~
这种组合决定了8086系统中存储器偶地址和奇地址之间用AD。若在总线周期的T1状态为低电
平，则在这一周期中，CPU将用总线低8位和偶地址单元或偶地址端口交换数据、代码组合和对应 的操作
5.14RESET信号来到后,CPU的状态有那些特点?
【答】RESET信号来到后，CPU结束当前操作，并对处理器标志寄存器，IP，DS，SS，ES及指令队列清
零，而将CS设置为FFFFH，当复位信号变为低电平时，CPU从FFFF0H开始执行程序。 5.15在中断响应过程中,8086往8259A发的两个INTA信号分别起什么作用?
【答】在中断响应过程中，CPU向8259A的INTR引腿发二个负脉冲。作用：第一个负脉冲通知8259A，
CPU允许中断请求，要求送中断类型；第二个负脉冲，8259传输中断类型码。 5.168086系统在最小模式时应该怎样配置?请画出这种配置并标出主要信号的连接关系. 【答】8086在最小模式下的典型配置。图在课本第161页。
1.有一片8284A，作这时钟发生器。
2.有3片8282或74LL373，用来作为地址锁存器。
3.当系统中所连的存储器和外设较多时，需要增加数据总线的驱动能力，这时，要用2片8286/8287 作为总线收发器。
5.178086构成系统分为哪两个存储体？它们如何与地址、数据总线连接？
【答】8086构成系统分为偶地址存储体和奇地址存储体。偶地址存储体:连接D7～D0,A0=0时选通;奇地 址存储体:连接D15～D8,BHE=0,A0=1时选通。
5.188086/8088CPU在响应外界中断请求后，需要进入中断响应周期，分析该周期有什么特点？
【答】8086的中断响应要用两个总线周期。如果在前一个总线周期中，CPU接收到外界的中断请求信号，
而中断允许标志IF正好为1，并且正好一条指令执行完毕，那么，CPU会在当前总线周期和下一
TT个总线周期中，从INTA 引腿上往外设接口各发一个负脉冲。这两个负脉冲都将从2 一直维持到4 状 态开始。外设接口收到第二个负脉冲以后，立即把中断类型码送到数据总线的低8位07~ 通过CPU的地址/数据引腿07~ 的。
5.198086CPU读／写总线周期各包含多少个时钟周期？什么情况下需要插入TW等待周期？应插入
多少个Tw，取决于什么因素？什么情况下会出现空闲状态Ti？
【答】8086CPU读/写总线周期包含4个时钟周期。
当系统中所用的存储器或外设的工作速度较慢，从而不能用最基本的总线周期执行读操作时， 系统中就要用一个电路来产生READY信号，READY信号通过时钟发生器8284A传递给CPU。CPUT在 3 状态的前沿(下降沿处)对READY信号进行采样。如果CPU没有在3 T 状态的一开始采样到READY信
T 之间插入等待状态 wT号为高电平，那么，就会在3 和4。插入 wT的个数取决于CPU接收到高电平 T
READY信号的时间。CPU在不执行总线周期时，总线接口部件就不和总线打交道，此时，进入总线 空闲周期。
5.20现有6个字节的数据分别为11H，22H，33H，44H，55H，66H，已知它们在存储器中的物理地址为
400A5H～400AAH．若当前（DS）=4002H，请说明它们的偏移地址值。如果要从存储器中读出这些 数据，需要访问几次存储器，各读出哪些数据？
【答】若当前(DS)=4002H,这六个数据的偏移地址为:0085H～008AH.如果要从存储器中读出这些数据, 需要访问4次存储器,依次读出11H和22H,33H和44H,55H和66H. 5.21选择题：
（1）某微机具有16M字节的内存空间，其CPU的地址总线应有（E）条。
A．26B．28C．20D．22E．24
（2）8086／8088CPU要求加到RESET引脚上的复位正脉冲信号，其宽度至少要(4)个时钟周 期才能有效复位，如果是上电复位则要求正脉冲的宽度不少于（50）us。
A．4，50B．5，60C．4，70D．5，80
（3）当RESET信号进入高电平状态时，将使8086／8088CPU的（D）寄存器初始化FFFFH。
A．SSB．DSC．ESD．CS
（4）8086／8088CPU与慢速的存储器或I／O接口之间，为了使传送速度能匹配，要在（C）状 态之间插入若干等待周期Tw。
A．T1和T2B．T2和T3C．T3和T4D．随机
5.22填空题：
（1）8086／8088CPU执行指令中所需操作数地址由（寻址方式和地址寄存器）计算出（16） 位偏移量部分送（IP），由（段地址加上偏移量部分）最后形成一个（20）位的内存单元物理地 址。
（2）8086／8088CPU在总线周期的T1，用来输出（20）位地址信息的最高（4）位，而在其 它时钟周期，则用来输出（状态）信息。
（3）8086／8088CPU复位后，从（FFFF0H）单元开始读取指令字节，一般这个单元在（）区中，
传输给CPU。这两个总线周期的其余时间，07~ ADAD
DD上，
是浮空 ADAD
在其中设置一条（无条件转移）指令，使CPU对系统进行初始化。
（4）8086系统的存储体系结构中，1M字节存储体分（两）个存储体，每个存储体的容量都是 （512K）字节，其中和数据总线D15～D8相连的存储体全部由（奇地址）单元组成，称为高位字节 存储体，并用（高电平）作为此存储体的选通信号。
（5）8086／8088系统中，可以有（162）个段地址，任意相邻的两个段地址最短相距（16）个 存储单元,最长相距(162)存储单元。
（6）用段基值及偏移地址来指明一内存单元地址称为（物理地址）。
（7）在8086／8088最大方式系统中各微处理器都含有两条（RQ/GT0、RQ1/GT1）引脚，其中 （RQ/GT0）比（RQ1/GT1）具有更高的优先级。
（以上参考答案由黄玉清整理）
习题六存储器
主要内容：存储器的基本概念和半导体存储器的分类，重点掌握RAM、ROM和Flash的结构和 存储器在微机系统中的连接与扩充方法。 6.1试说明存储器系统的主要性能指标。
【答】【答】存储容量、存储速度、可靠性等。
6.2术语“非易失性存储器”是什么意思？PROM和EPROM分别代表什么意思？
【答】【答】非易失性存储器指其存储信息在没有电源时不会消失。PROM表示ProgrammableReadOnly Memory，EPROM表示ErasableProgrammableReadOnlyMemory。
6.3在选择存储器件时，最重要的考虑因素是什么？此外还应考虑那些因素？
【答】【答】最重要的因素是位容量。此外，还应考虑易失性、只读性、速度、功耗、可靠性、价格等。 6.4存储器的存取时间是什么意思？它在系统设计时有什么实际意义？
【答【答】】存储器的存取时间是指存储器接收到稳定的地址输入到完成操作的时间，系统设计时可以据此考 虑数据传输、总线的选择和时序安排。
6.5什么是随机存储器？它在系统中起什么作用？
【答【答】】随机存取是指对所有的存储单元都可以用同样的时间访问，起到暂时保存中间结果和运行的程序。 随机存储器指其内容可读可写，用于存放各种现场的输入输出数据、中间结果、与外存交换的信息以及 作为堆栈使用。
6.6什么是只读存储器？它在系统中起什么作用？
【答【答】】只读只读存储器的信息被写入后，只能被读出而不能用通常的办法重写或改写。作用是保存启动程序 和部分固化系统程序段。
6.7试比较静态RAM和动态RAM的优缺点。
【答【答】】静态RAM不需要动态刷新，存取速度高，位容量低，功耗较高；动态RAM位密度高、功耗低、 成本低，但需要专门的刷新电路每隔一定时间刷新存储信息，在刷新周期不能启动读写，故存取速度慢。 6.8计算机的电源掉电后再接电时（系统中无掉电保护装置），存储在各类存储器中的信息是否仍能保
存？试从各类存储器的基本原理上来分析说明。
【答【答】】ROM类存储器由于无法修改和写入，故其存储信息不变，可以保存。RAM类存储器由于可随机 存取，掉电后无法维持其存储信息，故不能保存。
6.9填空：对由8K×8位，RAM组成的存贮器系统，若某组的起始地址为08000H，则其末地址为
（0BFFF）H。
6.10填空：用2K×4位的存贮芯片组成6K×8位的存储器，需用该片数量为（6）。