可编程逻辑器件设计报告
H\ => 0, 0, 0, 0, 0, 0, 0; H\ => 1, 1, 1, 1, 1, 1, 1; H\ => 1, 1, 1, 1, 1, 1, 1; H\ => 0, 0, 0, 0, 0, 0, 0; H\ => 0, 0, 0, 0, 0, 0, 0; H\ => 1, 1, 0, 0, 1, 1, 0; H\ => 1, 1, 0, 0, 1, 1, 0; H\ => 1, 1, 0, 0, 1, 1, 0; H\ => 0, 0, 0, 0, 0, 0, 0; H\ => 0, 0, 0, 0, 0, 0, 0; H\ => 1, 1, 1, 1, 1, 1, 0; H\ => 1, 1, 1, 1, 1, 1, 0; H\ => 1, 1, 1, 1, 1, 1, 0; H\ => 1, 1, 1, 1, 1, 1, 0; H\ => 0, 0, 0, 0, 0, 0, 0; H\ => 0, 0, 0, 0, 0, 0, 0; END TABLE; END;
将32进制的加法计数器输出信号0A,0B,0C,0D,1A,1B,1C,1D分别作为七段译码器的输入的D[7..0]（接法见总电路图），输出S0、S1、S2、S3、S4、S5、S6分别对应数码管的a,b,c,d,e,f,g，正确连接即可输出正确结果。 3．1．4四线——十六线译码器（74154）设计
根据要求需实现5个灯循环显示字符，故采用电路图编辑的方法进行设计，电路图如图3-2：
6
可编程逻辑器件设计报告
图3-2 74154设计
通过连接门电路等实现LED5～LED1的通断，当1A=0且1B=0时，译码器Y0=1则LED5亮，译码器Y3=0或Y4=0则LED4亮，译码器Y7=0或Y8=0或Y9=0则LED3亮，译码器Y12=0或Y13=1或Y14=1或Y1=15则LED2亮；当1A=1或1B=1时，LED1亮。其输入端A,B,C,D分别与3６进制加法计数器的0A,0B,0C,0D相连。电路图如图3-3：
图3-3 74154控制LED5~LED1的通断
3．2总体电路 总电路图如图3-4：
7
可编程逻辑器件设计报告
图3-4 总电路图
其中Q0，Q1，Q2，Q3，Q4，Q5，Q6，Q7分别于32进制的加法计数器输出信号0A,0B,0C,0D,1A,1B,1C,1D相连，以便观察仿真波形。
四、引脚分配
引脚分配如图4-1所示：
图4-1 引脚分配图（未显示引脚均为空）
五、文件转换与程序下载
5. 1仿真图形
说明：由于分频器的设计使得时钟频率为1Hz，周期为1s，若进行仿真，波形肯定无法完整显示出一次循环，因此仿真之前需先将分频器删除。如图5-1和5-2所示：
8
可编程逻辑器件设计报告
图5-1 仿真图形（缩小版）
图5-2 仿真图形（放大版）
5. 2烧制程序
按如下步骤将设计好的器件程序烧制入实验仪：
①将MAX+PLUS II生成的pof文件，加载到pof2jed对话框中，其它不需设置，点击“RUN”按钮，即可在同文件夹目录下，生成jed文件。如图5-3所示。
9
可编程逻辑器件设计报告
图5-3
②将转换好的jed文件，下载到双龙SL-MCU/CPLD型实验板上。 （1）新建chn文件，File→New→点击OK；
（2）设置JTAG：Program/Verify；
（3）加载jed文件，点击OK，并保存，如图5-4；
10