实验一：学会使用版图设计软件设计基本单元 一、试验目的和要求
1.了解集成电路版图设计的相关知识和一般流程
2. 学会使用版图设计EDA工具如Tanner-layout Editor软件进行版图绘制 3. 设计基本的反相器、与非门等基本单元的版图
二、实验过程
1.打开Ledit软件,进入L-EDIT交互式图形编辑介面；
2.进入 File/New建立新创建图形文件的文件名shuo; 3.层的设置：根据版图绘制所需工艺，在Layers设置中定义所需要的层的名称、 形状、颜色等。在这个过程中，为每一层命名一个有意义的名称是十分必要的，这将为以后的绘图过程、省下很多麻烦。 层的设置
1）P阱区（黄色框）
2）有源区光刻（绿色）ACTIVE 3）多晶硅区光刻（红色）POLY
4）P沟道MOSFET光刻，（黑色框）P-Diffusion 5）N沟道MOSFET光刻，（紫色框）N- Diffusion
6）源、漏、栅区引线孔光刻（黑色）CONTACT铝引线光刻（蓝色）METAL1 7）一些辅助层如:网格层GRID LAYER 8）错误层Error Layer 9）采用系默认设置 4.建立新单元(Cell)
进入 Cell/New建立新创建图形原始单元名not、nand、nor、CP等 5.进行DRC检查及修改（具体设置详见试验二）
三、版图设计最终结果图
实验二：版图设计规则检查 一、试验目的和要求
1.深入理解和掌握版图设计的规则 2.设计D触发器基本单元的版图
3.学会使用该软件进行版图设计规则检查
二、实验过程
1.设计规则的内容与作用
设计规则是集成电路设计与制造的桥梁。如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。 这些规定是以掩膜版各层几何图形的宽度、间距及重叠量等最小容许值的形式出现的。
设计规则本身并不代表光刻、化学腐蚀、对准容差的极限尺寸，它所代表的是容差的要求。
版图设计规则（DRC检查） 1）P阱之间间距20um
2）P阱对有源区的最小覆盖10um
3）有源区最小宽度10 um，有源区最小间距10 um 4）多晶硅最小宽度5 um，多晶硅条的最小间距5um 5）离子注入区对有源区的最小覆盖10 um 6）铝引线孔、接触孔大小7.5 um *7.5 um 7）铝条最小宽度10um，铝条最小间距10 um 8）铝条对引线孔的最小覆盖2.5 um 9）引线孔距扩散区最小距离5 um 10）引线孔距多晶硅的最小距离5 um 11）多晶硅对引线孔最小覆盖2.5 um 12） 多晶硅extension有源区5um
注：未规定尺寸的MOS器件尺寸为：P-MOSFET宽长比20/1，N-MOSFET宽长比10/1。另外，压焊点100 um *100 um，压焊点距离电路30 um 2.绘制版图
插入被例化单元(原始单元)图形： 进入 Cell/New 建立新创建图形单元名D→ 进入 Cell/Instance 选择某已建立的单元(如CP、nor、not) 选 OK → 按照电路图用金属层进行互联线→ DRC 检查。出现问题后，双击报错那移?行行，即在版图上标出错误位置。改正错误后，再进?行行检查→ 版图设计完毕。
三、注意事项
1.在进?行行层的设置和设计规则设置时，一定要细心，不要漏漏掉任何?一项，否则，会导致在 DRC 检查时出现错误。 2.在画版图时，在设计规则允许的情况下，尽量量使布局紧凑，呈现对称结构，整体为正方形。
3.在进行DRC 检查时，可使用 DRC box，分块进行检查，以提高效率。 4.多晶硅引线不不宜过长，这样电阻较?大，可将多晶硅引线替换成金属引线，
具体方法是：在多晶硅上打一个通孔（为保证接触良好，可打两个），与金属连接。
四、版图设计最终结果图
实验三：数字集成电路功能单元的版图设计 一、试验目的和要求
1.完成8421码二-十进制异步计数器逻辑结构图
2.完成十进制计数器的版图设计 3.进行相应的设计规则检查
二、实验过程
插入被例化单元(原始单元)图形： 进入 Cell/New 建立新创建图形单元名counter→ 进入 Cell/Instance 选择某已建立的单元(如D、nand、and、not) 选 OK → 按照电路图用金属层进行互联线→ DRC 检查。出现问题后，双击报错那移?行行，即在版图上标出错误位置。改正错误后，再进行DRC检查直至没有错误→ 版图设计完毕。
三、版图设计最终结果图
实验四：模拟集成电路版图设计
一、试验目的和要求
1.学会CMOS模拟集成电路的版图设计的一般方法 2.掌握模拟集成电路版图设计时的匹配技巧 3.完成采用共源共栅结构的两级运放的版图设计
二、实验过程
进入 Cell/New 建立新创建图形单元名OpAmp→ 进入 Cell/Instance 选择某已建立的单元(如N-M1-M4、N-M11-M12、P-M5-M10等) 选 OK → 按照电路图用金属层进行互联线→ DRC 检查。出现问题后，双击报错那移?行行，即在版图上标出错误位置。改正错误后，再进行DRC检查直至没有错误→ 版图设计完毕。
三、注意事项
MOS器件宽长比（W/L）的处理:
由于实验电路中要求的器件的宽长比一般都在几十比一甚至几百比一，这是设计规则所不能允许的，因此如何缩小器件的宽长比就成了一个最基础的问题。在经过了老师的讲解和自己查阅相关资料后，最终决定了使用比较合理的器件并联结构来解决这个问题。具体来说就是在一个MOS管内使用梳状栅结构并将源端和漏端分别连接，这样就将一个管子分成了宽长比较小的几个并联在一块的管子。 说明：本电路是模拟集成电路的一个功能块。 其中宽长比分别如下。设计版图时候，大的宽长比（W/L）要分成50/10 或者50/5的部分，进行对称匹配排放。
PMOS M5~ M8 W=800um， L=10um NMOS M1~M4 W=200um， L=5um PMOS M9~M10 W=800um， L=10um NMOS M11~M12 W=400um L=10um
MOS管根据其性质，衬底接Vss或者接VDD。Iss是一个电流源，可以不画出，只引出接口即可.其余的接口引出VSS（接地）、VDD、Vout1、Vout2、Vb1、Vb2、Vb3、Vb4
四、版图设计最终结果图