一．单项选择题：
1、存储器芯片写入内容后，可由紫外线照射擦除的只读存储器是__C__
AROM B PROM C EPROM D E2PROM
2、下面叙述错误的是_C___；
A 8086微机系统有16条数据总线。 B 地址码的位数决定了地址空间的大小。 C 存储器空间可以与地址码范围大小不一致。
D 在存储器扩充时，通常用地址线的低位来选择存储器模块。
3、已知DRAM工作在70℃时，电容为0.05pF，电压变化为2V，泄漏电流为10
－10
A，
存储器的刷新时间间隔为__A__；
A 1ms B 2.5ms C 0.1ms D 0.25ms
4、下面说法错误的是_B___；
A RAM既可以存储程序，也可以存储程序运行的结果； B ROM和RAM中存储的信息都是事先写入的； C 没有ROM，系统就难以开始工作； D ROM和RAM都是半导体存储器。 5、以下存储器需要进行刷新操作的是_B___； A SRAM B DRAM C PROM D EPROM 6、存储器系统中_D___的存取速度最快；
A 内存储器 B 外存储器 C 海量存储器 D 高速缓冲存储器 7、以下存储器不需要通过I/O接口电路便能访问的有_C___；
A 软磁盘 B 硬磁盘 C 主存储器 D 磁带 8、微机系统中主存储器一般采用__B__构成； A SRAM B CACHE C DRAM D EPROM
9、存储器系统中_D___的存储容量最大；
A 内存储器 B高速缓冲存储器 C 寄存器 D外存储器 10、2K×8的RAM芯片数据引线的条数是_D___；
A 1条 B 2条 C 4条 D 8条
11、在DRAM专门的刷新操作中，是由以下__B__逻辑提供行选通地址；
A 地址锁存器 B 地址译码器
C 以计数器方式工作的寄存器 D 时钟发生器
12、DRAM存储器是_D___；
A 只能读出的存储器 B 只能写入的存储器 C 高速缓冲读/写存储器 D 信息需定时刷新的读/写存储器
13、已知DRAM工作在70℃时，电容为0.1pF，电压变化为2V，泄漏电流为10－
10
A，存储器的刷新时间间隔为_B___； A 5ms B 2ms C 0.5ms D 0.2ms
14、存储器系统中哪一层存储机制的存取速度最快_D___；
A 内存储器 B 外存储器 C 海量存储器 D 高速缓冲存储器 15、高速缓冲存储器是设置在__C__；
A CPU与辅助存储器之间 C CPU与主存之间
16、使用高速缓存的目的是？_C___；
A 增大存储器的容量 B 增大主存利用率 C 提高存储器的访问速度 D 降低存储器的价格
二、填空题:
1、从用于刷新的时间来说，对动态RAM进行刷新可以采用 _和 两种方式。
2、为防止高速缓存更新内容丢失现象的发生，可采用 和 两种方式进行处理。
3、CPU每执行一条指令，至少需要通过总线对存储器访问一次的原因是它要进
行_______的操作。
4、读写存储器按信息存储方式可分为 和 。
5、在部分译码器中，其中有些高位地址线没有参加译码，即0和1的取值为无关项，因此高位地址不是唯一的，从而造成存储器单元地址的 问题。 6、高速缓存SRAM中包含 部分和 部分，通常所指的高速缓存大小指的是存储 部分的大小。
7、对存储器芯片进行位数扩充的方法是______，进行容量扩充的方法是 ； 8、已知DRAM工作在70℃时，电容为0.05pF，电压变化为2V，泄漏电流为10－10
A，存储器的刷新时间为 。
9、RAM按信息存储方式可分为______和 两类。
10、已知DRAM工作在70℃时，电容为0.1pF，电压变化为2V，泄漏电流为10－
10
B 主存与辅存之间 D 辅存与辅存之间
A，存储器的刷新时间间隔为 ______。
三、名词解释： 1、内存储器
2、程序局部性原理 3、CACHE
4、存储器芯片的存取时间 5、DRAM刷新 6、高速命中
7、存储器单元的基本地址 8、存储器单元的映像地址 9、外存储器 四、简答题：
1、参见存储系统的层次结构图，请回答： (1)层次结构中最高层是_______； (2)Cache的含义是_______；
(3)主存-辅存存储层次主要解决______； (4)cache-主存存储层次主要解决__ __；
1 Cache 2 主存储器 3 辅助存储器（磁盘） 4
2、用1K×4的存储器芯片2114组成一个2K×8的存储器系统，系统中的地址总线为A0~A15，使用74LS138生成全译码电路，地址线A13，A14，A15分别对应输入端A、B、C，输出端为Y3，Y4。要求画出结构框图，并给出各存储器芯片的地址范围。 3、画出8086系统中存储器组成原理图，解释8086CPU访问对准字与未对准字时在时间上存在差异的原因。
4、 用1K×4的存储器芯片2114组成一个2K×8的存储器系统，系统中的地址总线为A0~A15，使用74LS138生成全译码电路，地址线A13，A14，A15分别对应输入端A、B、C，输出端为Y6，Y7。要求画出结构框图，并给出各存储器芯片的地址范围。 5、在动态RAM专门的刷新周期和存储器读周期中均能实现对存储器的刷新操作，试述两者的不同。
6、简述内存储器与外存储器的不同之处。
7、1．用1K×4的存储器芯片2114组成一个2K×8的存储器系统，系统中的地
址总线为A0~A12，使用74LS138作为全译码电路，地址线A10，A11，A12分别对应输入端A、B、C，输出端为Y3，Y4。要求画出结构框图，并给出各存储器芯片的地址范围。
8、已知某存储器的译码连线图如下所示，采用74LS138译码器及全译码方式。请分别计算芯片1#和2#的内存地址范围（用16进制形式）和两个芯片各自的存储容量。
9、简述内存和外存的区别。
10、简要说明高速缓存更新内容的丢失原因和解决方法。