《计算机组成原理》实验指导书 计算机学院
1.4 实验步骤
(1) 按图1-5连接实验电路，并检查无误。图中将用户需要连接的信号用圆圈标明（其它实验相同）。
时序与操作台单元TS3TS4CLK030HZ控制总线单元T3T4CPU内总线单元D7...D0......ALU®单元ALU_BS3...S0CnD7...DOLDA LDBOUT7...OUT0IN7...IN0......ALU_BS3...S0CnCON单元LDA LDBSD27...SD20 图1-5 实验接线图
(2) 将时序与操作台单元的开关KK2置为‘单拍’档,开关KK1、KK3置为‘运行’档。 (3) 打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。然后按动CON单元的CLR按钮，将运算器的A、B和FC、FZ清零。
(4) 用输入开关向暂存器A置数。
① 拨动CON单元的SD27?SD20数据开关，形成二进制数01100101（或其它数值），
数据显示亮为‘1’，灭为‘0’。
② 置LDA=1，LDB=0，连续按动时序单元的ST按钮，产生一个T4上沿，则将二进
制数01100101置入暂存器A中，暂存器A的值通过ALU单元的A7?A0八位LED灯显示。
(5) 用输入开关向暂存器B置数。
① 拨动CON单元的SD27?SD20数据开关，形成二进制数10100111（或其它数值）。 ② 置LDA=0，LDB=1，连续按动时序单元的ST按钮，产生一个T4上沿，则将二进
制数10100111置入暂存器B中，暂存器B的值通过ALU单元的B7?B0八位LED灯显示。
(6) 改变运算器的功能设置，观察运算器的输出。置ALU_B=0、LDA=0、LDB=0，然后按表1-1-1置S3、S2、S1、S0和Cn的数值，并观察数据总线LED显示灯显示的结果。如置S3、S2、S1、S0为0010，运算器作逻辑与运算，置S3、S2、S1、S0为1001，运算器作加法运算。
如果实验箱和PC联机操作，则可通过软件中的数据通路图来观测实验结果，方法是：打开软件，选择联机软件的“【实验】—【运算器实验】”，打开运算器实验的数据通路图，如图1-6所示。进行上面的手动操作，每按动一次ST按钮，数据通路图会有数据的流动，反映当前运算器所做的操作，或在软件中选择“【调试】—【单节拍】”，其作用相当于将时
- 4 -
《计算机组成原理》实验指导书 计算机学院
序单元的状态开关KK2置为‘单拍’档后按动了一次ST按钮，数据通路图也会反映当前运算器所做的操作。
重复上述操作，并完成表1-2。然后改变A、B的值，验证FC、FZ的锁存功能。
图1-6 数据通路图 运算类型 S3 S2 S1 S0 CN 0000 0001 逻辑运算 0010 0011 0100 0101 移位运算 0110 0111 1000 1001 1010 算术运算 1011 1100 1101 1110 1111 X X X X X X 0 1 0 1 X X X X X X X X 功 能 F=A（直通） F=B（直通） F=AB （FZ） F=A+B （FZ） F=/A （FZ） F=A不带进位循环右移B（取低3位）位 （FZ） F=A逻辑右移一位 （FZ） F=A带进位循环右移一位 （FC，FZ） F=A逻辑左移一位 （FZ） F=A带进位循环左移一位 （FC，FZ） 置FC=CN （FC） F=A加B （FC，FZ） F=A加B加FC （FC，FZ） F=A减B （FC，FZ） F=A减1 （FC，FZ） F=A加1 （FC，FZ） （保留） （保留）
- 5 -
《计算机组成原理》实验指导书 计算机学院
表1-2 运算结果表 运算类型 A 65 65 逻辑运算 65 65 65 65 65 移位运算 65 A7 65 65 65 算术运算 65 65 65 A7 A7 A7 A7 A7 A7 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0（FC=0） 1 0 1 0（FC=1） 1 0 1 1 1 1 0 0 1 1 0 1 B A7 A7 A7 A7 A7 A7 A7 S3 S2 S1 S0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 CN X X X X X X 0 1 0 1 0/1 X X X X X X 结果 F=( 65 ) FC=( 0 ) FZ=( 0 ) F=( A7 ) FC=( 0 ) FZ=( 0 ) F=( 25 ) FC=( 0 ) FZ=( 0 ) F=( E7 ) FC=( 0 ) FZ=( 0 ) F=( 9A ) FC=( 0 ) FZ=( 0 ) F=( CA ) FC=( 0 ) FZ=( 0 ) F=( 32 ) FC=( 0 ) FZ=(0 ) F=( B2 ) FC=( 1 ) FZ=(0 ) F=( CA ) FC=( 0 ) FZ=( 0 ) F=( CB ) FC=( 0 ) FZ=( 0 ) F=( 65 ) FC=(0/1) FZ=( 0 ) F=( 0C ) FC=( 1 ) FZ=( 0 ) F=( 0C ) FC=( 1 ) FZ=( 0 ) F=( 0D ) FC=( 1 ) FZ=( 0 ) F=( BE ) FC=( 1 ) FZ=( 0 ) F=( 64 ) FC=( 0 ) FZ=( 0) F=( 66 ) FC=( 0 ) FZ=( 0 ) - 6 -
《计算机组成原理》实验指导书 计算机学院
实验二 半导体存储器
存储器是计算机各种信息存储与交换的中心。在程序执行过程中，所要执行的指令是从存储器中获取，运算器所需要的操作数是通过程序中的访问存储器指令从存储器中得到，运算结果在程序执行完之前又必须全部写到存储器中，各种输入输出设备也直接与存储器交换数据。把程序和数据存储在存储器中，是冯·诺依曼型计算机的基本特征，也是计算机能够自动、连续快速工作的基础。
2.1 实验目的
掌握静态随机存储器RAM工作特性及数据的读写方法。
2.2 实验设备
PC机一台，TD-CMA实验系统一套。
2.3 实验原理
实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM单元），如图2-1所示。6116有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表2-1所示，当片选有效（CS=0）时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS常接地。
VccA82423A9WEOEA10CSI/O7I/O6I/O5I/O4I/O322212019181716151413RAM ( 6116 )123456789101112A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND 图2-1 SRAM 6116引脚图
由于存储器（MEM）最终是要挂接到CPU上，所以其还需要一个读写控制逻辑，使得CPU能控制MEM的读写，实验中的读写控制逻辑如图2-1-2所示，由于T3的参与，可以保证MEM的写脉宽与T3一致，T3由时序单元的TS3给出（时序单元的介绍见附录2）。IOM用来选择是对I/O还是对MEM进行读写操作，RD=1时为读，WR=1时为写。
表2-1 SRAM 6116功能表
CS1000RDWE×100OE×010XMRD功能不选择读写写
T3WRXMWRXIOWXIORIOM
图2-2 读写控制逻辑
- 7 -
《计算机组成原理》实验指导书 计算机学院
实验原理图如图2-3所示，存储器数据线接至数据总线，数据总线上接有8个LED灯显示D7?D0的内容。地址线接至地址总线，地址总线上接有8个LED灯显示A7?A0的内容，地址由地址锁存器（74LS273，位于PC&AR单元）给出。数据开关（位于IN单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7?A0，6116的高三位地址A10?A8接地，所以其实际容量为256字节。
D7 - - - - - D0T3IOMOECSD7 - - - - - D06116RDWEMRMW读写译码RDWRA10 - A8A7 - - - - - A0AD7AD074LS273LDAR74LS245IN单元IORIN_B
图2-3 存储器实验原理图
实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CLR按钮。实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM应为低（即MEM操作），RD、WR高有效，MR和MW低有效，LDAR高有效。
2.4 实验步骤
(1) 关闭实验系统电源，按图2-4连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。
(2) 将时序与操作台单元的开关KK1、KK3置为运行档、开关KK2置为‘单步’档（时序单元的介绍见附录二）。
(3) 将CON单元的IOR开关置为1（使IN单元无输出），打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。
- 8 -