数字逻辑---复习材料
8、对于JK触发器，若J=K，则可完成（ C ）触发器的逻辑功能。
A、RS B、D C、T D、T'
9、欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（ ABDE ）。
A、J=K=0 B、J=Q,K=Q' C、J=Q',K=Q D、J=Q,K=0 E、J=0,K=Q' 10、欲使JK触发器按Qn+1=Q'n工作，可使JK触发器的输入端（ ACDE ）。
A、J=K=1 B、J=Q,K=Q' C、J=Q',K=Q D、J=Q,K=1 E、J=1,K=Q 11、欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端（ BCD ）。
A、J=K=1 B、J=Q,K=Q C、J=Q,K=1 D、J=0,K=1 E、J=K=1 12、欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端（ BCE ）。
A、J=K=1 B、J=1,K=0 C、J=K=Q' D、J=K=0 E、J=Q',K=0 13、欲使D触发器按Qn+1=Q'n工作，应使输入D=（ D ）。
A、0 B、1 C、Q D、Q'
14、下列触发器中，克服了空翻现象的有（ ABD ）。
A、边沿D触发器 B、主从RS触发器 C、同步RS触发器 D、主从JK触发器 15、下列触发器中，没有约束条件的是（ D ）。
A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 16、描述触发器的逻辑功能的方法有（ ABCD ）。
A、状态转换真值表 B、特性方程 C、状态转换图 D、状态转换卡诺图 17、为实现将JK触发器转换为D触发器，应使（ A ）。
A、J=D,K=D' B、K=D,J=D' C、J=K=D D、J=K=D' 18、边沿式D触发器是一种（ C ）稳态电路。
A、无 B、单 C、双 D、多 二、判断题（正确打√，错误的打×）
1、D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ × ） 2、RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（ √ ） 3、同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ √ ） 4、主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（ √ ） 5、若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。（ × ）
6、由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（ × ） 7、对边沿JK触发器，在CLK为高电平期间，当J=K=1时，状态会翻转一次。（ × ） 三、填空题
1、触发器有 2 个稳态，存储8位二进制信息要 8 个触发器。
6
数字逻辑---复习材料
2、一个基本RS触发器在正常工作时，它的约束条件是R'+S'=1，则它不允许输入S'= 0 且R'= 0 的信号。
3、触发器有两个互补的输出端Q、Q'，定义触发器的1状态为Q=1、Q'=0，0状态为Q=0、=1，可见触发器的状态指的是 Q 端的状态。
4、一个同步正常工作时，不允许输入R+S=1的信号，因此它的约束条件是 R'S'=0 。 5、在一个CLK脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 空翻 ，触发方式为 主从 式或 边沿 式的触发器不会出现这种现象。
第六章 时序逻辑电路
一、选择题
1、同步计数器和异步计数器比较，同步计数器的显著优点是（ A ）。
A、工作速度高 B、触发器利用率高 C、电路简单 D、不受时钟CLK控制。 2、把一个五进制计数器与一个四进制计数器串联可得到（ D ）进制计数器。
A、4 B、5 C、9 D、20 3、下列逻辑电路中为时序逻辑电路的是（ C ）。
A、变量译码器 B、加法器 C、数码寄存器 D、数据选择器 4、N个触发器可以构成最大计数长度（进制数）为（ D ）的计数器。
A、N B、2N C、N2 D、2N 5、N个触发器可以构成能寄存（ B ）位二进制数码的寄存器。
A、N-1 B、N C、N+1 D、2N 6、五个D触发器构成环形计数器，其计数长度为（ A ）。
A、5 B、10 C、25 D、32
7、同步时序电路和异步时序电路比较，其差异在于后者（ B ）。
A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关
8、欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（ B ）级触发器。
A、2 B、3 C、4 D、8
9、用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ D ）个触发器。
A、2 B、6 C、7 D、8 E、10 10、若用JK触发器来实现特性方程为Qn?1。 ?A'Qn?AB，则JK端的方程为（ AB ）
A、J=AB，K=(A'?B)' B、J=AB，K=AB' C、J=(A'?B)'，K=AB D、J=AB'，K=AB
11、若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用（ C ）个触发器。
A、2 B、3 C、4 D、10
7
数字逻辑---复习材料
二、判断题（正确打√，错误的打×）
1、同步时序电路由组合电路和存储器两部分组成。（ √ ）
2、组合电路不含有记忆功能的器件。（ √ ） 3、同步时序电路具有统一的时钟CLK控制。（ √ ） 4、异步时序电路的各级触发器类型不同。（ × ）
5、环形计数器在每个时钟脉冲CLK作用时，仅有一位触发器发生状态更新。（ × ） 6、环形计数器如果不作自启动修改，则总有孤立状态存在。（ √ ） 7、计数器的模是指构成计数器的触发器的个数。（ × ）
8、D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（ × ） 9、在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（ √ ）
10、把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ × ） 三、填空题
1、寄存器按照功能不同可分为两类： 移位 寄存器和 数码 寄存器。
2、数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路 、 时序逻辑电路 。 3、由四位移位寄存器构成的顺序脉冲发生器可产生 4 个顺序脉冲。
4、时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序电路和 异步 时序电路。
8