光纤通信系统5B6B码编码的设计与仿真
中文摘要
在现代数字通信系统中，线路编码因为他在数字通信光纤中具有的优点和长处而成为一种趋势，因此被广泛使用。在数字光纤通信系统，数字光纤通信传输线的字符编码转换和数字信号传送的特征组合起来就形成了电气信号通过电机的传输。改变数字流 “0”、“1”位的码字的平衡，以避免“0”的长连续和“1”的长连现象出现在数据流中。在光纤通信线路的数字编码系统，可用于多种模式，常用模型之一是mBnB模型。
本文通过介绍5B6B编码原理，设计编码方案，以及硬件描述语言VHDL和Altera公司的Quartus II 软件的使用，完成了5B6B码的编码与仿真。5B6B具有显着较低的误码扩散系数，相同符号的最大连续码元总和少，时间信息是丰富的，有一个简单的完备的错误监测和同步码组的方法。
关键词：光纤数字通信系统 ；5B6B编码 ；VHDL ；Quartus II
I
5B6B Coding Optical Fiber Communication System Design And
Simulation
ABSTRACT
In modern digital communication systems, line coding is a trend, due to their own advantages and strengths, digital fiber optic communication has been widely used. In the digital fiber optic communication systems, electrical signals coming from the electrical machine transmission is by the end of optical fiber communication lines with the digital transmission format conversion features together. Changing the balance of the digital stream, \ \and the length \phenomenon appears in the data stream. In the digital fiber-optic communication line coding system can be used for many reasons, one of the commonly used model is mBnB pattern.
This paper describes the 5B6B coding theory, design coding scheme and use altera company's hardware description language VHDL and Quartus II software system development, to achieve a 5B6B coding simulation. 5B6B advantage is significantly lower coefficient of error diffusion, achieved the maximum same symbol codes sum little ,timing information-rich, there is a simple method for error monitoring and sophisticated synchronization code groups.
KEY WORDS : Digital Optical Fiber Communication System ; 5B6B coding ;
VHDL ; Quartus II
II
目 录
第一章 绪论 ..................................................................................................................................... 1
1.1 引言 .................................................................................................................................... 1 1.2 Quartus II 软件介绍 ..................................................................................................... 1 1.3 VHDL语言 ......................................................................................................................... 3
1.3.1 背景简介 ................................................................................................................. 3 1.3.2 VHDL主要特点 ................................................................................................... 4 1.3.3 VHDL主要优势 ................................................................................................... 5
第二章 FPGA系统开发过程 ......................................................................................................... 6
2.1 电路设计 ............................................................................................................................ 6 2.2 设计输入 ............................................................................................................................ 6 2.3功能仿真 ............................................................................................................................. 6 2.4综合优化 ............................................................................................................................. 7 2.5综合后仿真 ......................................................................................................................... 7 2.6实现与布局布线 ................................................................................................................. 7 3.1 5B6B编码 .......................................................................................................................... 8
3.1.1 5B6B编码原理 ...................................................................................................... 8 3.1.2 5B6B码表设计 .................................................................................................... 9 3.2 5B6B编码模块设计 ........................................................................................................ 11
3.2.1 编码器的工作原理 ............................................................................................... 11 3.2.2 编码电路模块划分 ............................................................................................... 11 3.3 系统各个模块的设计 ...................................................................................................... 12
3.3.1 时钟控制模块的设计 ........................................................................................... 12 3.3.2串并转换模块的设计 ............................................................................................ 12 3.3.3 缓存电路的设计 ................................................................................................... 12 3.3.4 并串转换模块的设计 ........................................................................................... 13 3.3.5 系统的顶层设计 ................................................................................................... 13 3.4 系统各个模块的仿真 ...................................................................................................... 14
3.4.1分频器的仿真 ........................................................................................................ 14 3.4.2 串并转换模块的仿真 ........................................................................................... 14 3.4.3 存储器模块的仿真 ............................................................................................... 14 3.4.4 并串转换模块的仿真 ........................................................................................... 15 3.4.5 完整电路仿真 ....................................................................................................... 16
第四章 总结 ................................................................................................................................... 17 参考文献......................................................................................................................................... 18 致 谢......................................................................................................................................... 19 图表目录......................................................................................................................................... 20
III
第一章 绪论
1.1 引言
被普遍使用的数字光纤通信系统中的一种路线码型就是5B6B码[1]。在光纤中的传输线，信号通过5B6B码和串并转换数据后，形成一个连续的长度小于5的Bit 0 或Bit1串行编码序列，0和1的数据转换的高密度，而且有一个有利于接收电路、时钟恢复电路的设计的直流平衡特性[2]。
5B6B码是一种nBmB分组码，这是一个二进制线路编码，即把一个二进制5位信源码型转为6位二进制线路码型，64个线路码型是基于“0”和“1”的数量来分成两种码型：即非均匀码和均匀码。均匀码是指“0”和“1”的数量是一样的，反之，则为非均匀码。 非均匀码又分为正负两个模式，当“0”码个数少于“1”码个数时是为正模式，“0”码个数大于“1”码时为负模式[3]。
因为线路码和信源码的个数不等，因此从5码转换为6码时，有多种编码方案。本文只选用其中一种编码方案。
1.2 Quartus II 软件介绍
因为只有通过系统软件的操作和硬件实物平台才能成功实现5B6B的编码设计与仿真，所以在设计前，首先要了解使用Quartus II 和FPGA相应的使用方法。下面做简单的说明。
1
图 1 Quartus II运行背景
Quartus II不仅支持AHDL设计输入的形式，同时支持电路原理图，VHDL、VerilogHDL，模拟器和合成器，嵌入其中。Quartus II在PLD开发软件集成中为了完成PLD的设计过程，可以从设计输入完成的硬件配置。除了完成使用Quartus Tcl脚本、QuartusII的设计过程之外，还可以使用设计完美的图形用户界面，并支持使用Unix、XP或Linux等操作系统[4] 。接口速度快，运行统一，功能设置，简单易用。为了用户能够充足的使用成熟的完备模块，囊括了LPM/Mega功能库，并且降低了设计过程中的复杂程度，同时，它还支持Altera公司的IP内核，设计速度加快了等等。 其他的EDA工具能够让用户使用EQuartusII，认识在设计过程当中的每个过程，支持全面的可编程逻辑器件开发软件。支持电路原理图， VHDL语言，AHDLDA 和vrilogHDL。此外，Quartus II开发的工具能够轻松实现各种DSP应用，将DSP Builder与MATLAB / Simulink结合。SOPC的开发可在可编程系统芯片上实现，包括已设置的可编程逻辑设计系统和嵌入式软件开发形成一个全面的开发平台[5] 。PLD设计软件拥有Altera公司的优秀的易用性，之前的MAXPLUS II得到了普遍的应用。MAXPLUS II现在已经不更新了，不仅因为Quartus II充实了不断变化的图形界面的设备的类型，还包括许多Quartus II软件，例如，设计的RTL Viewer查看器和编辑器芯片的援助，增强SignalTap II Altera的图形界面，MAXPLUS II继承和SOPC的硬件复制设计和集成流程。可编程逻辑设计环境有一个直观的界面和其强大的设计能力，因此受到广大系统开发者的应用[6] 。
Altera的第4代开发平台有Quartus II软件。该平台支持的工作组环境设计要求，包括基于互联网的协同设计支持。提高LogicLock的设计效力，添加
2