AC1EN&F1AC1EN=1F2B(a)ABABC(c)&ENB(b)F3&EN五、分析设计题
1.试分析图中所示组合逻辑电路，B、C为控制输入端，A3 A2 A1 A0为数据输入端。说明该电路具有哪几种逻辑功能。
Y0=1&1&Y1=11&Y2=11&Y3=1111A0A1A2A3BC2．用与非门设计一个组合逻辑电路，完成如下功能： 只有当三个裁判（包括裁判长），或一个裁判长和另一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮（或铃响），表示此次举重成功，否则，就表示举重失败。
3．某组合逻辑电路如图所示，分析该电路实现的逻辑功能。
&MABC&O&P&Q&Y&N
&R
6
4．下图中片0－4均为译码器，指出当输入代码为A4 A3 A2 A1 A0=10101时，片0－3中的哪一片工作？该片中的哪一条输出线有效？ A 3 A 4
A 0 A 1 A 2 E A 0 A 1
片4
Y 0 Y 1 Y 2 Y 3
E A 0 A 1 A E A 0 A 1 A E A 0 A 1 A E A 0 A 1 A
2 2 2 2
片0 片1 片2 片3
注：图中E为使能端
5． 分析用四选一数据选择器构成的电路，写出Y的最简与或式。 “1”I0I1I2I3S四选一A1 A0ABCCY
6． 分析如下电路，写出逻辑式，列出真值表，指出逻辑功能。
ABC＋5VY03－8Y1线Y2译Y3码Y4S1器Y5S2Y6S3Y7≥1F1≥1F2
7
7． 用一个四选一数据选择器设计实现下述逻辑功能的组合电路。
A B 0 0 0 1 1 0 1 1 F 0 C I0I1I2I3S四选一A1 A0YC 1
8． 用8选1数据选择器实现逻辑函数F=?（2，4，5，7）。
SI0I1八I2选I3一I4I5I6I7A2 A1 A0Y
9． 试用下图所示的4选1数据选择器设计一组合电路。从电路的输入端（A、B、C、D）
输入余3BCD码，输出为F。当输入十进制数码0、2、4、5、7的对应余3BCD码时，F=1；输入其它余3BCD码时，F=0。（输入端允许用反变量）
I0 S
I1
Y I2
I3
A1 A0 Y
10．用数据选择器组成的电路如图所示。试写出该电路输出函数的逻辑表达式。
8
四选一数据选择器\CD&\SI0I1I2I3A1A0YYAB
六．分析设计题
1．试画出如下逻辑电路的P端输出波形，要求对应CP输入时钟和A输入波形画出输出波形P。已知维持阻塞D触发器的初始状态为“1”（忽略触发器的传输延迟时间）。
ACPDQQ&PCPAP
2．由主从JK触发器组成的逻辑电路如下图所示，试对应CP波形画出Q的波形。（设触发器的初始态为“0”，且画图时忽略触发器的延迟时间）。
“1”“1”JKQQCPQ
3．逻辑电路及CP、A的电压波形如下图所示，试画出Q的波形。（设触发器的初始态为“1”，且不考虑器件的传输延迟时间）。
9
A＝1CPDQQCPAQ
4．设TTL主从JK触发器的初态为“0”, 输入端的信号如图所示，画出输出端Q的波形。
CPJKQ
5.已知维持阻塞D触发器组成的电路，输入端的信号如图所示。 （1）写出Q端的表达式。 （2）说明B端的作用。
（3）画出输出端Q的波形。
\CPACPB&1DSDC1RDQQABQ
七．分析设计题
1．74LS161组成的时序逻辑电路如下图所示，请对应CP波形画出输出Q0 Q1 Q2 Q3的波形。
10
Q3 Q2 Q1Q0CO1&Q3 Q2 Q1Q074LS161D3 D2 D1 D0LRdS1S2“1”“1”CP计数脉冲1CPQ0Q1Q2Q32345678910
2．用74LS195连接成的电路如图所示，试分析该电路，列出状态表，指出其功能、F端的脉码序列及其循环周期。
JK＝174LS195 Q2 Q1 Q0F(Q3空着不用）S/L“1”CP3．用74LS195连接成的电路如下图所示，试分析该电路，列出状态表，画出完整状态图，并指出其逻辑功能。
Q2Q1Q0≥1Q2 Q1 Q074LS195JKS/L“1”CP(Q3空着不用）4．用74LS195中规模移存器设计一个4进制环形计数器。（初态为0001）。 5．用74LS161设计一个进位预置型十三进制计数器。
6．试用74LS161中规模计数器设计一个进位预置型10进制计数器。
7．用74LS195中规模移存器设计一个8进制扭环形计数器。（初态为0000）。
11