EDA技术实验报告
专业：通信工程 学号：201010001823 班级：075102-10 姓名：包仁智 指导老师：王巍
实验一 3/8译码器的实现
一． 实验目的
1． 学习QuartusⅡ 的基本操作； 2． 熟悉教学实验箱的使用 3． 设计一个3/8 译码器；
4． 初步掌握VHDL语言和原理图的设计输入，编译，仿真和调试过程；
二． 实验步骤
学习QuartusⅡ 软件的使用方法： 1．进入QuartusⅡ环境；
2．单击File 菜单下的New Project Wizard: Introduction 按照向导里面的介绍新建一
个工程并把它保存到自己的路径下面。（注意路径当中不要有中文和空格） 3．单击File菜单下的New，选择VHDL File，后单击OK，创建一个后缀名为.vhd的文件。此vhd文件名必须与设计实体名相同。 4. 输入完成后检查并保存，编译。 5. 改错并重新编译；
6. 建立仿真波形文件并进行仿真。单击 File 菜单下的New，选择 Vector Waveform File单击OK，创建一个后缀名为*.vwf 的仿真波形文件，按照课件上的方法编辑输入波形，保存，进行仿真，验证仿真结果是否正确； 7. 选择器件及分配引脚，重新编译；
8. 根据引脚分配在试验箱上进行连线，使用LED进行显示； 9. 程序下载，观察实验结果并记录；
三． 仿真波形：
四．心得体会
通过此次课堂的亲自操作，大致了解了quartus的工作流程和操作步骤，对数字电路中的38译码器和半加器的原理有了新的认识，其中，全加器可以通过之前半加器的原理图生成文件以及与门和或门结合来实现。同时对VHDL语言的语法结构和设计方法也有了初步认识，虽然还不能独立编写程序但是却可以看懂程序了，对这门编程语言有浓厚的兴趣！
实验二 4位计数器和BCD七段显示译码器实验
一． 实验目的
1．了解和熟悉组合逻辑电路的设计方法和特点； 2. 掌握LED显示器的工作原理；
3．设计一个4位计数器和BCD七段显示的译码器，并在实验箱上面实现你的译码器。
二． 实验说明
LED数码显示器是数字系统实验里面经常使用的一种显示器件，因为它经常显示的是十进制或十六进制的数，所以我们就要对实验里面所用到的二进制数进行译码，将它们转换成十进制的或是十六进制的数。LED数码显示器分为共阴和共阳两种，本实验使用的是共阴的连接，高电平有效。输入信号为D0，D1，D2，D3，相应的输出8段为a、b、c、d、e、f、g、Dp。输入信号D0~D4分别接4位计数器。使数码管实现从1~F显示。
下图为译码器逻辑图，请按图进行连线。
其中A，B，C，D 接拨号开关，a，b，c，d，e，f，g，dp和使能端AN（高电平工作）接数码显示接口，管脚映射均为I/O口，映射后，通过拨号开关改变输入二进4 / 9 制码，则输出数码管上显示相应的数值。
在实验中要注意显示器上面每一段LED 要和程序里面的对应。
三 仿真波形：
四．心得体会
对于我们刚熟悉QuartusⅡ的新手来说，这是一个比较大的实现程序了。通过多VHDL语句的掌握以及真值表的理解来控制LED的七段显示译码。先设计一个4位计数器，使其可以从1计数到15.分别用1~F表示，然后通过译码器显示。通过这次实验进一步增进了我们对VHDL语言的了解，提高了发现错误及纠错的能力。
实验三. 数字钟
基本要求：
1、24小时计数显示（时分秒）； 2、具有校时功能（时，分） ；
附加要求：
实现闹钟功能（定时，闹响）； 提示功能（如校时的字符闪烁）； 整点报时
分析：
输入端口：有一个setup设置状态键，一个adjust调整键，一个clk1时钟脉冲，一个复位clr键
输出端口：有一个speak闹铃，一个speaking整点报时，一个段选dout和一个位选selout。
控制模块： 数字钟要满足题目要求，必须有5种状态：正常计时、校小时、校分钟、闹铃设置小时、闹铃设置分钟，所以至少用三个二进制数字表示这5种状态，“000”、“001”、“010”、“011”、“100”，当setup为低电平时，状态在这五种状态之间转换，当setup为高电平时，就停在该状态，等待其他操作。主控组合进程程序：
分频模块：由于要LED动态显示，所以选择clk1输入的是1024HZ，分频出1HZ的clk用于正常计时的时钟脉冲，以1HZ为例，当计数到达511时就回到0，否则就自动加1，于是分频出1HZ。（用原理图形式包括在计数模块里）