10. 完成 SOPC 工程设计 如图 5-28。
图 5-28 完成的 SOPC 工程
注意：系统的每个组件都需要一个地址才能正常工作。某些组件，如定时器（Interval Timer）还需要分配一个 IRQ 号。如果发现各组件的地址或者 IRQ 号出现冲突，可以选 择菜单栏上 System -> Auto-Assign Base Addresses 以及 System -> Auto-Assign IRQs 自 动设定地址和 IRQ。系统 IRQ 可以是从 0 到 31 的整数，数值越小优先级越高。
9. 生成系统
通过点击下方 Generate 完成。如图 5-29。
图 5-29 生成系统
5.2.3 用符号框图完成顶层实体
10. 使用符号框图完成顶层实体
新建一个符号文件，添加刚才建立的 SOPC 系统。如图 5-30。
图 5-30 添加 SOPC 系统
11. 添加输入与输出端口
在空白部分双击，在 Name 框内输入 input 可以快速定位， 添加输入端口。一共需要两个。然后使用同样步骤添加一个 ouput 输出端口。结 果应如图 5-31 所示。
图 5-31 添加结果图
将两个输入端分别改名为 iCLK_50 及 iKEY[0]，代表开发板上的 50MHz 晶振和 KEY0 按钮。将输出端改名为 oLEDG[7..0]，代表开发板上的 oLEDG7 到 oLEDG0 共 8 个绿色 LED 灯。需要注意的是 SOPC Builder 生成的系统的重启信号为低电平有效，开发板上的按 键按下后代表低电平，弹起代表高电平。然后将这几个元件连接起来，硬件电路部分设计 完毕。电路应如下图所示。(注意：此处的名称修改应该与 DE2-115 引脚的配置相一致)。
图 5-32 电路图
12. 保存 bdf 文件，然后执行分析与综合 13. 分配引脚
LEDG[1] LEDG[2] LEDG[3] LEDG[4] LEDG[5] LEDG[6] LEDG[7] LEDG[8] KEY[0]
14. 编译下载
PIN_E22 PIN_E25 PIN_E24 PIN_H21 PIN_G20 PIN_G22 PIN_G21 PIN_F17 PIN_M23 CLOCK_50 PIN_Y2 编译完成后将程序烧写至 FPGA 开发板。由于目前还没有编写软件，因此FPGA实验板上不会有什么现象。
7.4 软件设计
15. 打开 Nios II IDE，首先选择一个合适的工作空间，依旧设置在<工程所在目录> \\softawre。如图 5-33。
图 5-33 选择工作空间 确认以后软件会重新启动
在欢迎界面中选择 Workbench，进入主界面。
16. 新建一个NIOS II Application and BSP from Template工程。
图 5-34
选择工程模板
对新建的NIOS2软件工程进行设置。点击SOPC Information File name一 栏后的按钮，找到硬件工程所在目录下的.sopcinfo文件，这里硬件和软件之间就是通过这个.sopcinfo文件进行关联。指定了.sopcinfo文件后，CPU name自动显示为“cpu”。在Project name一栏输入软件工程名为“first_swprj”。使用默认的软件工程存放目录，即在硬件工程目录下生成一个名为software的目录用于存放软件工程。选择工程模板（Project Template）中的Count Binary。然后点击Finish完成工程新建。
等待一会后，如下图所示，在工程目录窗口生成了两个工程，一个是软件应用工程，另一个是bsp工程。前者用于工程师编写程序；后者一般是系统自动产生，无需用户手动编辑，他主要是根据不同的硬件外设配置产生很多底层驱动相关的程序，在应用层只要调用这些程序就可以了，因此可以说bsp工程的主要作用就是做底层驱动，衔接应用层和硬件层。
17. 设置软件编译属性
由于正常的工程模板软件C代码量比较大，而我们所分配的可用片内存储器（onchip_mem）容量也不大（12KBytes），因此需要在软件编译属性里做一些简单的设置，以裁剪代码量，否则编译将无法通过。 代码裁剪不是无依据的随便设置，在官方的edh_ed_handbook.pdf?Section II?3.Debugging Nios II Designs?Reducing Code Size一节有所描述。因此，根据文档中推荐的消减代码需要做如下设置。 如下图。