任何应用的总的合格率与可靠性也决定于贴装在应用板上的硅芯片和无源两种元件的数量。最终顾客经常要求品质的评估，有时包括芯片级的可靠性测试。发展这样一个工艺的决定很大程度上取决于其对整个应用成本的影响。反过来，这又联系到象复杂性、集成在应用中的元件数量和市场方面的因素。该方法对于一块只有单个小芯片倒装在低成本的单层板上，和对于多芯片倒装模块与无源元件一起贴装和集成在一块非常复杂和高密度的PCB上是不同的。
失效分析是不容易的，因为芯片是倒装的，并且经常密封在底部充胶材料或者成模化合物中。一个方法使用非破坏性方法，它利用象X光这样的分析工具，允许检查几个点的同时又保持装配的完整性。没有其它化学或机械失效分析过程可以使分析更容易。音速声学显微技术可以帮助，但是今天的传感器的分辨率与灵敏度不足以可靠地检查出硅与装配材料(基板、底部充胶)中的空洞或短路。而且，分辨率还不足够好到可以准确地发现UBM界面处的脱层。
涉及使用化学品、等离子和机械工艺来去掉材料的破坏性分析有时提供一些有趣的信息，但是由于残留物、不受控的材料腐蚀和其它这类寄生的效果，经常使解释更加困难。破坏性和非破坏性两种方法都可有利地使用。这个应该怎样进行决定于目标成本和终端产品的市场方面。 Reference
J.H. Lau and Y.H.Pao, Solder Joint Reliability of BGA, CSP, Flip Chip adn Fine Pitch SMT Assemblies, McGraw Hill, 1997.
Jacky Seiller, process adn specific projects manager for back-end and assembly engineering, can be contacted at STMicroelectronics, 12, rue Jules Horowitz, BP 217, F-28019 Grenoble Cedex, France; +33 476 58 50 55; Fax: +33 476 58 55 29; E-mail: jacky.seiller@st.com. (A 06/26/2001)