总结得出公式为： F=59’53”f3+59’55”f3+59’57”f3+59’59”f4
=59’51”(2”f3+4”f3+6”f3+8”f4) =59’51”(2”f3 ·4”f3· 8”f4)
。
图4.4 报时电路原理图
5.1校分电路
当打到“校分”档时，分计数器进行快速校分，而秒计数器保持；开关打到“正常”档时，计数器正常计数。由于D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，故可以用其构成防颤抖电路，
输出端应当与分计时器的个位时钟端直接相连接。正常计时状态下，开关连接高电平，此时Q端输出高电平，总输出端的信号与秒的十位进位信号相同。当开关连接低电平时，Q端输出低电平，总输出端输出信号为2Hz的时钟信号。 74LS74 D触发器包括了两个触发器，分别用于校分和清零电路，起到了防抖动的作用。
此电路防颤抖的原理在于：当开关在两种状态之间转换时，由于机械振动，在很短的时间中（常为几毫秒）会在高低电平之间来回波动，相应的产生几个上升沿。如果直接将开关的输出端直接连接至分个位的时钟的话，这些上升沿将导致它瞬间跳变几个数值。然而在加上D触发器之后，由于在没有时钟上升沿的时候，输出信号保持，而其时钟频率相对与颤抖频率是很小的，也就是说在开关颤抖过程中触发器的输出是不变的，从而避免了分计数器数值的跳变。
11
图4.5 校分电路原理图
5.2清零电路
设计清零电路，当开机时计数器自动复位，当控制开关断开时归零。此部分由两个与非门组成，有三个控制端。
由于D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，故可以用其构成防颤抖电路，在校分电路中有其应用。
图4.6清零电路原理图
12
五、实验电路逻辑总图及引脚接线总图 1.逻辑总图
13
2.引脚接线总图
14
六、实验总结与创新设计
小学期的这次电工电子综合实验是目前为止我们所操作的最复杂的数字电路实验，从电路图的设计到线路的连接，每一个阶段都花费了较多的时间和脑力，远不是以前的小实验可以比的，它让我初窥到数字电路庞大复杂的冰山一角。
参照某些资料完成了原理图的设计，那么多线真的让人眼花了。
在实际连线的时候，由于芯片较多，连接线路较为复杂，芯片的布局就显得尤为重要，事先根据设计好的电路将芯片放置在合理的位置，充分利用电路板的版面，对能够有效快速的布线，会起到十分有益的作用。与此同时，小心布线也是十分重要的，不能因为贪图速度，而忽视了布线的准确度。
实验中我遇到的问题主要是计数器不能进位，我对照图连线没有出错，但是图本身就有一些小问题，所以准备工作要做好，不然会绕很大的弯子。
另一个问题就是清零电路开关我连了两根线，相当于两个开关，这是不合理的，于是我加了一个与非门，修改一两条线就解决了问题。
此次实验提高了我的动手能力，，并对数字电路的应用有了更为深入的了解，激发了我对数字电路浓厚的兴趣，对我们将在课堂上学习到的数字电路的相关知识，转化为实际的应用，起到了极为重要的作用。
另：十分感谢老师在实验过程中严格而一针见血的指导，培养了我严谨、踏实、耐心、合作的研究精神！
七、参考文献
[1]《电子线路实践教程》-------------- 王建新 姜萍 科学出版社。
[2]《数字逻辑电路与系统设计》-------- 蒋立平 电子工业出版社，
15