习 题 6
6.1 试分析图6.83所示同步时序电路，写出驱动方程、状态方
程和输出方程，并作出状态转换图，设初始状态全为0。 答案6.1
n?1n?1D0?Q0Q1,D1?Q0,Q0?Q0Q1,Q1?Q0,Y?Q1Q0。
状态转换图见图P6.1
图6.83 题图6.1
6.2 试分析图6.84(a)所示电路，写出驱动方程、状态方程和输出方程，并画出对应输入信号X的输出Q2、
Q1和Y的波形（设起始状态为00）。 答案6.2 时序图见图P6.2。 驱动方程J1?XQ2输出方程Y?XQ1
K1?XJ2?XK2?X
n?1状态方程Q1?XQ2Q1?XQ1?1Qn?XQ2?XQ2 2
6.3 试分析图6.85所示电路的计数顺序，画出电路的状态转换图，判断是模几计数器，有无自启动功能。
(a) 电路 (b) 输入波形
图6.84 题图6.2
98
第6章 时序逻辑电路
图6.85 题图6.3
答案6.3 J1?Q3Q2制
K1?1J2?Q1K2?Q1Q3J3?Q2Q1K3?Q2Y?Q3Q2模七进
6.4 试分析图6.86时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换
图。
答案6.4 驱动方程J1?Q3n?1状态方程Q1?Q3Q1K1?1J2?1K2?1J3?Q1Q2K3?1
?1n?1Qn?Q2?Q1?Q3?Q2Q1Q3 2
6.5 试分析图6.87所示的时序电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，
设初始状态全为0。
答案6.5 D0 = A?Q0，T1 = Q0，Y = AQ1，状态转换图见图P6.5。
图6.86 题图6.4 图6.87 题图6.5
6.6 试分析图6.88所示的时序电路，画出在时钟CLK作用下，Q1的输出波形。设初始状态全为0。.
图6.88 题图6.6
第6章 时序逻辑电路
n?1答案6.6 Q0?Q0?(CLK?Q2)?n?1Q1?Q1?Q0??1Qn?Q2?Q1? 2 99
6.7 74LS160组成的计数器如图6.89所示，Y为进位输出端，试分析其功能。
图6.89 题图6.7
答案6.7 (a)六进制；(b)九进制
6.8 分析图6.90所示电路的功能，并画出状态转换图，并说明是几进制的计数器。
图6.90 题图6.8
答案6.8 (a)十进制；(b)A = 0为七进制，A = 1为十四进制
100
第6章 时序逻辑电路
6.9 分析图6.91电路的功能，并画出状态转换图，并说明其逻辑功能。
图6.91 题图6.9
答案6.9 （1）8421BCD码序列0000-0111八进制。（2）5421 BCD码序列模7计数0000--1001
6.10 分析图6.92所示电路的功能，并说明它是多少进制的计数器。
图6.92 题图6.10
答案6.10 是一百七十进制计数器。
6.11 分析图6.93所法电路的功能，并说明片1和片2各为多少进制的计数器？Y为进位输出端，Y为多少
进制的计数器？
图6.93 题图6.11
答案6.11 （1）七进制；（2）十一进制。题6.11是七十七进制计数器。
6.12 试画出图6.94所示逻辑电路的输出QD～QA的波形，并分析该电路的逻辑功能。 答案6.12 4相时序脉冲产生电路
第6章 时序逻辑电路
101
6.13 在图6.95中，两个移位寄存器74LS194的原始数据分别为片1的QD～QA = 1001，片2的QD～QA = 0011，
CI的初始值为0。分析4个时钟CLK作用后两个移位寄存器的数据各是多少？这个电路完成什么功能？
图6.94 题图6.12 图6.95 题图6.13
答案6.13 为4位串行加法器，4个CLK作用后片1的QD～QA=1100，片2的QD～QA= 0000。 6.14 试用JK触发器设计一个同步时序电路，其状态图如图
6.96所示，要求使用的门电路最少。 答案6.14
?1Qn?AQ2Q1?Q2Q1?AQ22n?1Q1?AQ2Q1?AQ1?Q2Q1
图6.96 题图6.14
Y?AQ2?Q2Q1J2?AQ1K2?A?Q1J1?AQ2K1?AQ2
6.15 试用74LS160采用反馈置数法构成可控计数器，可实现七进制或九进制计数。 答案6.15 A=1九进制A=0七进制