实验三 显示译码器
一、实验目的和要求
1、学习七段显示译码器设计。
2、学习进程PROCESS和CASE语句的设计方法。 3、熟悉VHDL文本输入设计的流程。
二、实验内容和原理
1、完成显示译码器的VHDL描述
2、在isDensignEXPERT System 或者QuartusⅡ上对显示译码器的VHDL描述进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。 3、进行引脚锁定以及硬件下载测试。
三、主要仪器设备
装有QuartusⅡ软件的电脑 Altera实验箱
四、操作方法与实验步骤
1、打开软件，新建一个VHDL File文件，输入需要设计的程序。 2、对该VHDL语言进行编辑，无误后进行编译。 3、编译完成后分配管脚，之后进行编译
4、把实验箱连接好电源和计算及接口，把程序下载下来，即可在实验箱上通过按键和发光二极管来检验实验的正确性。
5、实验成功，七段显示数码管可显示从0~15的所有数字。
五、实验数据记录和处理
实验程序： LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; ENTITY CHAI IS
PORT(X :IN STD_LOGIC_VECTOR(3 DOWNTO 0);
Y :OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END CHAI;
ARCHITECTURE BEHAVE OF CHAI IS
SIGNAL INDATA:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN INDATA<=X;
PROCESS(INDATA) BEGIN
CASE INDATA IS
WHEN\WHEN\WHEN\WHEN\WHEN\WHEN\WHEN\WHEN\WHEN\WHEN\WHEN\WHEN\WHEN\WHEN\WHEN\WHEN\WHEN OTHERS=>Y<=NULL;
END CASE;
END PROCESS; END BEHAVE;
七段译码管引脚分布：
仿真结果：
六、实验感想
通过这次实验，我掌握了VHDL语言的写法，更加全面的掌握了QuartusⅡ的用法，为我们之后的学习应用打下了良好的基础。