③变址寄存器：用于变址寻址。SI、DI
2、段寄存器：用于存放4个当前段的起始地址。4个段为CS、DS、SS、ES
3、标志寄存器：用于反映运算结果的状态或控制某种状态。FR 4、指令指针寄存器：用于存放指令的偏移地址。IP 8.比较中断与DMA两种传输方式的特点。
答：中断方式下，外设需与主机传输数据时要请求主机给予中断服务，中断当前主程序的执行，自动转向对应的中断处理程序，控制数据的传输，过程始终是在处理器所执行的指令控制之下。
直接存储器访问(DMA)方式下，系统中有一个DMA控制器，它是一个可驱动总线的主控部件。当外设与主存储器之间需要传输数据时，外设向DMA控制器发出DMA请求，DMA控制器向中央处理器发出总线请求，取得总线控制权以后，DMA控制器按照总线时序控制外设与存储器间的数据传输而不是通过指令来控制数据传输，传输速度大大高于中断方式。
9.32位微处理器的工作方式有哪三种，各有什么特点？
答：工作方式有：实地址方式、保护虚地址方式、虚拟8086方式 各自的特点：
实地址方式：为了与8086兼容而设置的，只有低20条地址线起作用，寻址1MB的物理地址；相当于一个快速的8086；
保护虚地址方式：是IA-32 MPU 的主要工作方式，32条地址线寻址4GB的物理地址，支持虚拟存储器的功能，一个任务最大虚拟地址为
16K×4G=64TB，该方式下的程序有4个特权等级，实现既能资源共享又能保证程序和数据的安全和保密以及任务隔离，支持多用户多任务操作系统，通过MMU实现分页管理机制。
虚拟8086方式：IA-32在保护虚地址方式下，增加了虚拟8086方式，可以在多任务的条件下，有的任务运行MS-DOS，该方式与8086兼容但又不同于实地址方式
四、程序题
1.指出下列指令的错误：
(1)MOV AH,BX
(2)MOV [SI],[BX]
不允许 混合尺寸
除串操作外，不允许存储器到存储器操作
(3)MOV AX,[SI][DI] (4)MOV AX,[BX][BP]
(5)MOV [BX],ES:AX
SI、DI，不可合用
BX、BP不能同时使用
AX不能作为基址寄存器使用，而且源、目的不能同时为
存储器寻址方式
(6)MOV BYTE PTR[BX],1000
目的地是字节属性，数据就不可超过255
(7)MOV AX,OFFSET[SI] (8)MOV CX,AX (9)MOV DS,BP
OFFSET只用于简单变量，应去掉 CS不能作为目的寄存器
段地址不能直接送入数据段寄存器
2.已知： ORG 0100H
ARY DW 3，$+4，5，6
CNT EQU $-ARY
DB 7，8，CNT,9
下列指令执行后，AX,BX寄存器的值为多少？ MOV AX,ARY+2 MOV BX,ARY+10
解：画出数组ARY的内存分配图。 （AX）=[ARY+2]=[0102H] =0106H （BX）=[ARY+10]=[010AH]=0908H
//批注：操作符“$”是取地址计数器的当前值，常用于表达式定义数组长度。
3.设程序在数据段中定义的数据如下： NAMES DB “TOM··” DB 20 DB ‘ROSE’ DB 30 DB ‘KATE.’ DB 25
请指出下列指令是否正确，若正确,A累加器中的结果是多少？
1）MOV BX,OFFSET NAMES MOV AL,[BX+5] (AL)=[NAMES+5]=20 2）MOV AX,NAMES
错，源与目的操作数类型不一致
3）MOV AX,WORD PTR NAMES+1 (AX)=[NAMES+1]=‘MO’=4D4FH 4）MOV BX,6 MOV SI,5
MOV AX,NAMES[BX][SI]
前两条指令正确，第三条错，源与目的操作数类型不一致
5）MOV BX,6*2 MOV SI,5
MOV AX,OFFSET NAMES[BX][SI] INC[AX]
前两条指令正确，第三条错，OFFSET只能取直接变量的偏移地址；
第四条错，非法寻址。 (6) MOV BX,6 MOV SI,5
LEA DI,NAMES[BX][SI] MOV AL,[DI]
(DI)=NAMES偏移地址+(BX)+(SI)=NAMES偏移地址+11
(AL)=[NAMES+11]=‘K’=4BH
设计题
1.试用8K×4位的SRAM芯片为某8088微机系统构成一个16KB的RAM存储器，RAM的起始地址为90000H。
解：该例SRAM芯片字长不足8位，需用2个芯片为一组进行位扩展
后，再进行字扩展。
（1）列出各芯片组的地址范围和存储器地址位分配
（2）用门电路译码来产生2个芯片组的片选信号，字位扩展设计为
：
2.试用16K×8位的SRAM芯片为某8086微机系统设计一个256KB的RAM存储器系统，RAM的起始地址为00000H。
解：此例要采用双体结构。这时，两个存储体中各存储芯片的地址位分配如下表所示。