由于锁定时，正交支路恒为0，因此这三种情况的相平面为一条水平直线。
4. 解调器失锁时同相I支和正交Q支解调信号相平面波形测试
将解调器提取相干载波的锁相环（PLL)环路跳线开关KLO1设置在23位置（右端），使环路开环失锁。观测接收端锁相环失锁时I路和Q路合成矢量图，对测量结果加以分析。
如下图所示，从上至下依次为输入m序列、0/1码序列的情况。
从波形上可以看出，解调器失锁时，相平面波形并不稳定。
5. 解调器判决前抽样点信号观察
选择输入测试数据为m序列，用示波器观察测试模块内判决前抽样点TPN04的工作波
形（示波器时基设定在2～5ms观测效果较好）。
6. 解调器失锁时判决前抽样点信号观察
将解调器提取相干载波的锁相环（PLL）环路跳线开关KLOI设置在23位置（右端），使环路开环失锁。用示波器观察测试模块内判决前抽样点TPN04信号波形，观测时示波器时基设定在2～5ms效果较好。定性画出测试波形。
由波形看出已经无法正确判决。
7. 差分编码信号的测试
测试前的准备及跳线开关设置；由于通信系统原理实验箱仅对“外部数据输入”方式输入的数据提供差分编码功能，因此必须通过菜单将输入信号设置为“外部数据输入”。外部数据可以来自误码仪，也可以从汉明编码模块产生的m序列输出数据。本实验选择汉明编码模块产生的m序列输出数据。将汉明编码模块中的跳线器开关SWCO1中的HEN和ADPCM跳线开关拔除，将输入信号跳线开关KCOI设置在m序列输出口DTM上（右端）。将汉明译码模块中汉明译码使能开关KW03设置在OFF位置（右端），输入信号和时钟开关KW01、KW02设置在来自信道CH位置（左端)0将汉明编码模块信号工作跳线器开关SWCO1中的MSEL1跳线器插入，产生7位周期m序列。用示波器同时观察DSP+FPGA模块内发送数据信号测试点TPM02和差分编码输出数据测试点TPM03波形，分析两信号间的编码关系是否正确，画出测试波形。
由波形可知，符合差分编码的规则错误！未找到引用源。。
8. 解调数据观察
(1) 在上述实验内容7设置跳线开关基础上，用示波器同时观察DSP+FPGA模块内接收数据信号测试点TPM04和发送数据信号测试点TPM02，说明两数据信号是否相同。测量发送与接收数据信号的传输延时，记录量结果。