盛建伦：《数字逻辑与VHDL逻辑设计》习题解答
习题4解答
4-1
试用与非门设计实现函数F(A,B,C,D)=Σm(0,2,5,8,11,13,15)的组合逻辑电路。
解：首先用卡诺图对函数进行化简，然后变换成与非-与非表达式。
化简后的函数
4-2
CD AB 00 01 00 1 0 01 0 1 11 10 0 1 1 0 11 10 0 0 1 1 1 0 0 0 A
& & B
C& & & & & F& F?B?C?D?A?B?D?BCD?ACD?B?C?D?A?B?D?BCD?ACD?B?C?D?A?B?D?BCD?ACDD& 试用逻辑门设计三变量的奇数判别电路。若输入变量中1的个数为奇数时，输出为1，否则输出为0。
解：本题的函数不能化简，但可以变换成异或表达式，使电路实现最简。 真值表： 逻辑函数表达式： A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y 0 1 1 0 1 0 0 1 =1 A B C 逻辑图
=1 Y Y?A?B?C?A?B?C?A?B?C?A?B?C?(A?B)?C 4 - 1
盛建伦：《数字逻辑与VHDL逻辑设计》习题解答
4-3
用与非门设计四变量多数表决电路。当输入变量A、B、C、D有三个或三个以上为1时输出为1，输入为其他状态时输出为0。
解：
真值表： 先用卡诺图化简，然后变换成与非-与非表达式： A B C D 0 0 0 0 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
Y?ABD?ABC?BCD?ACD?ABD?ABC?BCD?ACD?ABD?ABC?BCD?ACDY 0 0 0 0 0 0 1 0 0 1 0 1 1 1 C& 0 0 0 1 0 AB 00 01 11 10 CD 00 01 0 0 0 0 0 0 1 0 11 10 0 1 1 1 0 0 1 0 1 0 0 1 0 逻辑图
A
& B& & Y逻辑函数表达式： D
4-4
& 用门电路设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。
解：首先根据所给问题列出真值表，然后用卡诺图化简逻辑函数，按照化简后的逻辑函数画逻辑图。
4 - 2
盛建伦：《数字逻辑与VHDL逻辑设计》习题解答
真值表： 卡诺图化简： A B C D Y1 Y2 Y3 Y4 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 AB CD 00 01 11 10 00 0 0 1 1 01 1 1 0 0 11 1 1 0 0 10 0 0 1 1 Y3的卡诺图
化简后的逻辑函数： Y1?AY2?AB?AB?A?B Y3?BC?BC?B?C
Y4?CD?CD?C?D 4 - 3
AB CD 00 01 11 10 00 0 0 0 0 01 0 0 0 0 11 1 1 1 1 10 1 1 1 1 Y1的卡诺图
AB CD 00 01 11 10 00 0 0 0 0 01 1 1 1 1 11 0 0 0 0 10 1 1 1 1 Y2的卡诺图 AB CD 00 01 11 10 00 0 1 0 1 01 0 1 0 1 11 0 1 0 1 10 0 1 0 1 Y4的卡诺图
逻辑图
Y1Y2Y3Y4=1 =1 =1 ABCD盛建伦：《数字逻辑与VHDL逻辑设计》习题解答
4-5
图4.48所示是一个由两台水泵向水池供水的系统。水池中安置了A、B、C三个水位传感器。当水池水位低于C点时，两台水泵同时供水。当水池水位低于B点且高于C点时，由水泵M1单独供水。当水池水位低于A点且高于B点时，由水泵M2单独供水。当水池水位高于A点时，两台水泵都停止供水。试设计一个水泵控制电路。要求电路尽可能简单。
M1ABCM2图4.48 习题4-5的示意图
解：设水位低于传感器时，水位传感器的输出为1，水位高于传感器时，水位传感器的输出为0。
首先根据所给问题列出真值表。其中有几种情况是不可能出现的，用约束项表示。
A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
如果利用约束项化简 如果不利用约束项化简
M1 M2 0 0 × × × × × × A 0 1 BC 00 01 × × 11 10 × × 0 0 1 1 A 0 1 BC 00 01 × × 11 10 × × 0 1 1 0 0 1 × × 1 0 1 1 M1的卡诺图 M2的卡诺图
M1?BM1?AB 逻辑图
M2?C?ABM1M2≥1 M2?ABC?AB?C?A(B?C)M1& M2& = & 1 BACABC(a) 用约束项化简 (b) 不用约束项化简
4 - 4
盛建伦：《数字逻辑与VHDL逻辑设计》习题解答
习题4-5的逻辑图
4-6
试用3线-8线译码器74HC138和门电路实现如下多输出逻辑函数并画出逻辑图。
Y1?ABC?A(B?C)Y2?AC?ABY3?(A?B)(A?C)Y4?ABC?A?B?C解：先将逻辑函数变换成最小项之和的形式 Y1?ABC?AB?AC?ABC?ABC?ABC?A?BCY2?ABC?A?B?C?ABC?AB?C Y?AB?AC?ABC?ABC?ABC?ABC3再变换成与74HC138一致的形式
Y 1?ABC?ABC?ABC?A?BC?m?m?m?m 53211 逻辑图
& & Y4
Y?ABC?A?B?C?ABC?AB?C 2?m7?m4?m3?m2Y3?ABC?ABC?ABC?ABC?m7?m5?m3?m2Y4?ABC?A?B?C?m7?m0A B C Y0Y1S3Y2 Y3 74HC138Y4Y5A2Y6A1Y7A0S 1S 2Y1 & Y2 & Y3 令74HC138的A2= A，A1=B，A0= C，
4-7
试用3线-8线译码器74HC138和逻辑门设计一组合电路。该电路输入X，输出Y均为3位二进制数。二者之间关系如下： 当2≤X<7时， Y=X－2
X<2时, Y=1 X=7时, Y=6
解：首先根据所给问题列出真值表。 X2 X1 X0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 Y2 Y1 Y0 0 0 1 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 逻辑图
1 Y7 S3 Y6S2 Y5S1 Y4 A2 A1 A0 74HC138 & & Y2 Y1 Y0
X2 4 - 5 X1 X0 Y3Y2Y1Y0&