河南城建学院本科毕业设计（论文） 系统硬件电路实现
在图4-1中，我们可以看到控制电路的核心是单片机，整个仪器的控制、通信、启动DDS处理芯片等任务都是通过单片机来管理和协调的，因此单片机及外围电路的设计非常重要。
4.2.1单片机选型
自单片机问世以来，至今已有上百种型号的单片机产品。它们在开发工具的支持下，用途已渗入各行各业，成为电脑技术中一支发展最快、应用最广的主力军。按单片机内部寄存器的数据宽度来划分，目前常用的单片机有四位、八位、十六位和三十二位四种。其中过去几年用得最多的是八位机，目前十六位机是主要发展方向，四位机只用于少数场合，三十二位机目前在国内用得较少。若按单片机的系列来划分，最令电子工作者感兴趣的单片机是下面几大系列:
1.80xx系列 它是INTEL公司最早推出且产量最大的系列产品。其他公司(如PHILIPS和SIEMENS等)目前也可提供这类产品;
2.ST62系列 它是SGS-THOMSON公司的单片机系列产品;
3.PIC系列 PIC是外部接口控制器(Peripheral Interface Controller)的简称，它是Arizona Microchip Technology公司的单片机产品。Parallax公司著名的Basic Stamp单片机就是PIC的源产品;
4.68HC11系列 它是Motorola公司最受欢迎的单片机系列产品;
5.TMS320Cxx系列 它是TI公司的数字信号处理微处理器(DSP)系列产品。 面对种类繁多，性能、价格差别较大的单片机市场，在选择机型时，应着重考虑以下几点:
首先要有性能良好的开发工具，因为单片机自身无开发和编程能力，必须借助开发工具来实现，具有某一型号的开发工具是选择机型的首要条件;其次，所选择的单片机最容易实现产品(或应用系统)的技术指标;再者，该单片机市场货源充足，并能及时得到技术支持。
本文在设计时选用了Intel公司的80C196KC单片机，是出于以下几方面的考虑:
? 80C196KC是CHMOS高性能16位单片机中的一个新分支，是当今世界上
具有最高性能的单片微型计算机之一，它的CPU在结构上的最大特点是:没有采用习惯的累加器结构，改用寄存器-寄存器结构，CPU的操作直接面向256字节的寄存器空间，消除了一般结构中存在的累加器瓶颈效应，提高了操作速度和数据的吞吐能力。16位CPU支持位、字节和字操作，部分指令中还支持32位的双字节操作。例如:32位除16位操作。80C196KC是16位总线单片机，在内部16位运算时，具有指令简单，运算速度快等特点，它
21
河南城建学院本科毕业设计（论文） 系统硬件电路实现
执行指令的速度相当于8096/8098的两倍，如16位乘法需1.75us，32位除法只需3.0us;同时，在外部接线上，又可以按照8位总线方式连接，这对于熟悉51系列单片机的开发人员容易上手。
? 80C196KC内部集成16K的内部存储器，其地址为2000-5FFF。可省去外部
程序存储器，节省成本。
? 80C196KC还将A/D转换器、定时器、高速输入/高速输出、时钟发生器、特
殊功能寄存器和脉宽调制输出PWM集成在片内，这样一块单片机芯片只要少量外围电路就可实现微型计算机的基本功能。
? 80C196KC的中断源为28个，对应16个中断矢量，而这些中断矢量又对应
着多个中断事件，可处理20多个中断事件。 ? 在本地就能方便地买到，可得到销售商的技术支持。
? 具备功能强大的模拟调试软件，免去了购置价格昂贵的在线仿真机，配上价
格不高的编程器，即构成一套性价比较高的开发系统。
4.2.2 80C196KC单片机介绍
1.芯片配置寄存器CCR的设置
芯片配置寄存器CCR用来存放有关总线运行方式的信息，它是一个特殊的专用寄存器，并不属于内部RAM寄存器，因此在工作时无法通过对内部RAM访问来改变CCR的内容。CCR的内容由用户写入2018H单元，复位后该字节被自动写入CCR寄存器，CCR寄存器各位的定义见图4-2所示。
D7D6D5D4D3D2D1D0图4-2 80196KC单片机CCR各位定义
D7和D6:程序加密方式，00-读和写保护，01-读保护，10-写保护，11-不保护;
D5和D4:内部就绪控制方式，00-最多等待一个状态周期，01-最多等待二个状态周期；10-最多等待三个状态周期，11-禁止内部就绪控制;
D3:地址有效选通信号选择; D2:写选通方式选择;
D1:总线宽度选择，0-八位，1-十六位; D0:POWERDOWN(停机)方式使能位;
要设置CCR，首先必须了解80C196KC的总线控制和就绪控制。系统总线采用何种方式运行就是所谓的总线控制问题，通过CCR.3和CCR.2来选择标准总线方式、地址有效选通方式、写选通方式、地址有效且写选通方式。本设计选用了标准总线方式(CCR.3=1，CCR.2=1)，且为8位总线周期。此时所设定的是
22
河南城建学院本科毕业设计（论文） 系统硬件电路实现
标准的控制信号ALE、BHE和WR。当总线上开始出现地址码时，ALE引脚变为高电平之后，其下降沿则作为地址锁存信号将地址码的低8位锁入外部锁存器。时序如图4-3所示。
ALEWRAD0~7低地址数据AD8~15高位地址
图4-3标准总线时序
就绪控制，就是协调CPU与慢速的器件的接口控制。当慢速的器件与CPU接口时，可能因两者的速度不协调而出现信息传输的错误，譬如当CPU向慢速的存储器输出数据时，存储器输出数据时存储器会因上一数据未收完而将新送来的数据丢失。因此CPU必须在存储器作好接收新数据准备的情况下，才能进行新一轮的数据输出，通常的做法是让CPU“等待”，即在总线周期中，插入等待状态，这就是就绪控制，通过CCR.5和CCR.4来选择。根据以上分析，CCR设置为0EDH，所以必须注意ALE与外部芯片的连接。
2.时钟电路
单片机是在时钟脉冲控制下按一定的节拍有序工作的。大多数单片机工作时采用的是单一时钟，而MCS96系列的单片机与众不同，它有三个不同相位的内部时钟。
80C196单片机的三相时钟由片内三相时钟发生器产生，这一振荡信号可由两种方法产生，一种方法是由外部的振荡信号发生器产生后经由芯片的XTAL1引脚输入，此时XTAL2引脚应悬空。另一种方法是采用片内振荡器(为一单级非门电路)，在芯片的XTAL1和XTAL2引脚之间接一石英晶振，两者配合组成一稳定的晶体振荡器。本设计中采用了后一种方法。如图4-4所示:
23
河南城建学院本科毕业设计（论文） 系统硬件电路实现
C1280C196KC51PY112MC1366X251P图4-4时钟电路
67X13.复位电路
这里所说的复位是指单片机复位，也称系统复位。复位是单片机在开始工作之前所处的一种预备状态，单片机只有以这个状态为起点，后面的工作才是正常的，因此，单片机在每次上电时必须复位。
80C196KC单片机采用低电平复位信号，该信号由芯片的RESET引脚引入，在主电源Vcc处于正常范围且振荡器和反偏置发生器已达到稳定状态后，RESET引脚上持续两个状态周期的低电平信号便可使芯片完成复位操作。
复位操作分两步完成，首先是RESET引脚上的电平由低变高，而后芯片内部将执行10个状态周期的复位序列，该复位序列将使一些寄存器初始化，清PSW，将2080H赋给PC，以便从2080H单元处开始执行指令，芯片配置字节(CCB)从2018单元读出并写入芯片配置寄存器CCR等。
复位电路的功能是产生复位信号，即能在Vcc、振荡器和反偏置发生器稳定后，给RESET引脚提供至少能维持两个状态周期的低电平信号，而后由片内的上拉电路将RESET引脚的电位拉高以使单片机执行10个状态周期的复位序列。这表明复位电路既能在上电时提供低电平信号，也能在此后靠内部上拉器件脱离低电平状态。本设计采用一种上电及手动复位电路。该电路如图4-5所示。它具有如下特点:
? 具有上电复位功能。上电后电容被缓慢充电，可提供有效的复位信号。 ? 可手动复位，电路中有一与电容并接的按钮，在任何情况下，可通过这一按
钮迫使RESET引脚变低电平而使单片机开始进行复位操作。
24
河南城建学院本科毕业设计（论文） 系统硬件电路实现
VCCD7IN4148R1833K+RESETC1110μFSW-PBGND
图4-5复位电路
? 在反复上电情况下能可靠地复位。在掉电的情况下，电容上的电荷可通过二
极管放电通路释放。这样就为反复上电的情况下的复位提供了可靠的保证。
4.3FPGA芯片在系统电路中应用
在本设计中，FPGA芯片主要起着DDS数据处理及波形生成的作用，另外因为单片机采用标准总线的方式进行扩展，配合该总线方式需要一个外部锁存器。然后单片机与液晶显示之间的接口中需要一个与非门，这些都可以利用FPGA器件来实现，这样，可以减少器件数量，提高系统稳定性，充分利用PLD器件可编程和丰富的I/O资源等特点。在实现DDS功能时，FPGA由硬件编程的方法实现。作为一个DDS芯片，该器件外部特性表现为类似于8255的可编程芯片。可以通过利用单片机对其进行控制，达到输出不同频率、幅值的任意波形的目的。
4.3.1 FPGA芯片的特性
本设计中，FPGA芯片选用了Altera公司的EPF10K10LC84芯片。该芯片属于该公司的FLEX10K系列。该系列结构复杂，功能强大，其配置受内部SRAM控制，SRAM可以通过外部只读存储器或者微处理器对其写入。
FLEX10K系列的内部可编程逻辑单元称为LE(Logic Element)，包含有一个4输入的查找表逻辑、与相邻单元的快速进位链和后续的一个可编程的触发器。这个触发器可以编程为D、T、JK或SR型的结构，还可以分别用全局信号或者
25