电子设计自动化课程实验报告
学号：08291117
姓名: 图尔荪。依明
班级：电气0804
任课老师：李景新
EDA第二次实验报告
第二次实验报告
2
EDA第二次实验报告
组合电路设计（一）
课题：设计一个四位全加器，进位输出是快速进位位
一、 实验内容
设计一个四位的全加器，进位输出是快速进位位；
二、 实验设计及过程
（1） 设计思路
快速进位加法器，也就是超前进位加法器，其原理简单地说就是使各位的进位直接由加数和被加数来决定，即有如下逻辑表达式：
Ci?AiBi?AiCi?1?BiCi?1?AiBi?(Ai?Bi)Ci?1
而不需要依赖低位进位。
逻辑表达式解释：当第i位被加数Ai和加数Bi均为1时，有
AiBi?1，由“或”的原理可知，不论低位运算(Ai?Bi)Ci?1结果
如何，本位必然有进位输出（C1时，有
AiBi?0i?1）。当Ai和Bi中只有一个为
。所以，四
且Ai?Bi?1，因此Ci?Ci?1位二进制全加器的“和”与“进位”相结合，可得到表达式：
3
EDA第二次实验报告
Si?Ai?Bi?Ci?1
从而构成快速进位加法器。 （2） 流程图
4 EDA第二次实验报告
（3） 程序 LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL;
ENTITY quanjiaqi IS
PORT(A0,A1,A2,A3,B0,B1,B2,B3,Ci:IN STD_LOGIC; S0,S1,S2,S3,Co:OUT STD_LOGIC );
END quanjiaqi;
ARCHITECTURE beth OF quanjiaqi IS BEGIN
PROCESS(A0,A1,A2,A3,B0,B1,B2,B3,Ci) VARIABLE U0,U1,U2:STD_LOGIC; BEGIN
S0<=(A0 xor B0) xor Ci;
U0:=(A0 AND B0) OR ((A0 OR B0) AND Ci);
S1<=(A1 xor B1) xor U0;
U1:=(A1 AND B1) OR ((A1 OR B1) AND A0 and B0) or
((A1 or B1) and (A0 or B0) and Ci);
5