图例表示电路引起的器件数目不对应。
类型6：
一些schematic器件连接到关键节点，但因为连接的节点不同导致不相对应。
图例表示节点可以识别，但连接到关键点A7的器件彼此不对应。
类型7：
多余电路、不能获得的任何初始相关节点对、运算停止而没有被查找到的相关节点中不匹配的layout器件是各自完全独立的。
类型8：
从多余电路、不能获得的任何初始相关节点对、运算停止而没有被查找到的相关节点中不匹配的schematic器件是各自完全独立的。
类型9：
两个匹配的器件，类别不对应。
图例表示器件类型不对应。
类型10：
Layout器件尺寸与schematic不相对应。
图例表示器件尺寸不对应。
类型11：
layout MOS 器件输出的物理定位与schematics的不相对应。
图例表示gate连接顺序不对应。
类型12：
MOS的衬底连接与schematics不相对应。
图例表示sub连接不对应。
类型13：
在多电源中，器件连接到不正确的电源。
图例表示source端连接电源不对应。
类型14：
当LVSCHK[K]选项(保持并联)没有打开，并联的MOS晶体管将会合并为一个MOS晶体管，其余的MOS晶体管将不会被检查到或作为错误标识出来。(些类型不作为错误来解释)
图例表示并联器件合并为一个器件。
类型15：
当LVSCHK[F]选项(CMOS gate过滤器)打开，没有被使用的CMOS器件将被过滤。(此类型不作为错误来解释)
本篇完
以后会对LVSCHK及Option作详细的介绍，敬请关注。
calibre中LVS问题
wawejin 发表于: 2009-9-08 22:30 来源: 半导体技术天地 calibre进行LVS时 出现问题其lvs report部分如下： Error: Different numbers of ports (see below). Error: Different numbers of nets (see below). Error: Different numbers of instances (see below).
Error: Connectivity errors.
Error: Instances of different types or subtypes were matched.
Error: Cells with non-floating extra pins. Warning: Unbalanced smashed mosfets were matched.
LAYOUT CELL NAME: wii_guitar_top SOURCE CELL NAME: wii_guitar_top
--------------------------------------------------------------------------------------------------------------
INITIAL NUMBERS OF OBJECTS
--------------------------
Layout Source Component Type
------ ------ --------------
Ports: 47 56 * Nets: 31023 31101 * Instances: 8 8 M (4 pins) 39383 37612 * MN (4 pins) 37367 35562 * MP (4 pins) 32 32 R (2 pins) 12 12 D (2 pins) 0 1 * OTP (37 pins) 1 1 AD(18 pins)
------ ------ Total Inst: 76803 73228
NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------
Layout Source Component Type
------ ------ --------------
Ports: 47 48 * Nets: 21434 21507 * Instances: 2 2 M (4 pins) 8916 9020 * MN (4 pins) 5166 5272 * MP (4 pins) 32 32 R (2 pins) 12 12 D (2 pins) 0 1 * OTP (37 pins) 1 1 AD (18 pins) 14142 14041 * INV (2 pins) 2587 2586 * NAND2 (3 pins) 240 240 NAND3 (4 pins) 158 158 NAND4 (5 pins) 192 192 NOR2 (3 pins) 86 86 NOR3 (4 pins) 15 15 NOR4 (5 pins) 14 14 AOI_2_1 (4 pins) 49 49 AOI_2_1_1 (5 pins)
147 147 AOI_2_2 (5 pins) 28 28 AOI_2_2_1 (6 pins) 122 122 AOI_2_2_2 (7 pins) 19 19 AOI_3_1 (5 pins) 6 6 AOI_3_1_1 (6 pins) 5 5 AOI_3_2_1 (7 pins) 6 6 AOI_3_2_2 (8 pins) 231 231 OAI_2_1 (4 pins) 90 90 OAI_2_1_1 (5 pins) 174 174 OAI_2_2 (5 pins) 10 10 OAI_2_2_1 (6 pins) 75 75 OAI_2_2_2 (7 pins) 41 41 OAI_3_1 (5 pins) 11 11 OAI_3_1_1 (6 pins) 48 48 OAI_3_2_1 (7 pins) 5 5 OAI_3_2_2 (8 pins) 277 218 * SDW2 (3 pins) 18 18 SDW3 (4 pins) 297 210 * SUP2 (3 pins) 20 20 SUP3 (4 pins) 24 24 SPDW_2_1 (4 pins) 16 16 SPDW_2_2 (5 pins) 3 3 SPDW_2_2_1 (6 pins) 18 18 SPDW_3_1 (5 pins) 40 40 SPUP_2_1 (4 pins) 6 6 SPUP_2_2 (5 pins) 2 2 SPUP_2_2_1 (6 pins) 18 18 SPUP_3_1 (5 pins) 16 76 * SMN2 (4 pins) 0 87 * SMP2 (4 pins) 22 22 SPMN((2+1)*1) (6 pins) 6 6 SPMP((2+1)*1) (6 pins)
------ ------ Total Inst: 33413 33523
* = Number of objects in layout different from number in source.
DETAILED INSTANCE CONNECTIONS
LAYOUT NAME ne SOURCE NAME
**************************************************************************************************************